| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 项目来源及研究背景 | 第10页 |
| 1.2 信源编码和信道编码 | 第10-11页 |
| 1.3 LDPC 码的提出及发展 | 第11-13页 |
| 1.4 本论文的主要工作及结构安排 | 第13-15页 |
| 第二章 LDPC 码的构造及编码算法简介 | 第15-23页 |
| 2.1 LDPC 码的定义 | 第15-16页 |
| 2.2 LDPC 码的 Tanner 图表示 | 第16-17页 |
| 2.3 LDPC 码的编码 | 第17-22页 |
| 2.3.1 随机 LDPC 码的下三角矩阵编码方法 | 第17-18页 |
| 2.3.2 准循环 LDPC 码介绍 | 第18-19页 |
| 2.3.3 多码率的准循环 LDPC 码及其编码方法 | 第19-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 LDPC 码的译码算法 | 第23-31页 |
| 3.1 传统的 LDPC 码译码算法介绍 | 第23-26页 |
| 3.1.1 概率置信传播算法 | 第23-25页 |
| 3.1.2 对数域概率置信传播算法 | 第25-26页 |
| 3.2 基于概率计算的 LDPC 译码算法介绍 | 第26-29页 |
| 3.2.1 概率计算的基本概念 | 第26-27页 |
| 3.2.2 概率计算方法的硬件实现 | 第27-28页 |
| 3.2.3 利用概率计算方法实现 LDPC 译码 | 第28-29页 |
| 3.3 本章小结 | 第29-31页 |
| 第四章 基于概率计算的 LDPC 译码算法设计 | 第31-50页 |
| 4.1 基于概率计算方式的节点结构 | 第31-34页 |
| 4.2 几种 Re-randomization 模块的介绍和比较 | 第34-43页 |
| 4.2.1 利用 EM 和 IM 实现的复随机模块 | 第34-36页 |
| 4.2.2 TFM 构成的复随机模块 | 第36-39页 |
| 4.2.3 高度数节点下 MTFM 构成的复随机模块 | 第39-42页 |
| 4.2.4 低度数变量节点下 SW 构成的复随机模块 | 第42-43页 |
| 4.3 降低硬件实现 LDPC 译码器连线复杂度的方法 | 第43-45页 |
| 4.4 随机数模块介绍 | 第45-47页 |
| 4.5 Matlab 仿真性能 | 第47-49页 |
| 4.6 本章小结 | 第49-50页 |
| 第五章 译码器的硬件系统搭建及 FPGA 实现 | 第50-62页 |
| 5.1 信道信息的概率域映射及硬件实现方案 | 第50-51页 |
| 5.2 系统前端模块设计 | 第51-52页 |
| 5.3 译码主模块各部分结构设计 | 第52-58页 |
| 5.3.1 译码器的码率控制 | 第52-53页 |
| 5.3.2 变量节点和校验节点结构设计 | 第53-57页 |
| 5.3.3 译码结果校验模块设计 | 第57-58页 |
| 5.4 系统后端模块设计 | 第58-59页 |
| 5.5 系统的 FPGA 实现及性能测试 | 第59-61页 |
| 5.5.1 系统整体结构及工作流程介绍 | 第59-60页 |
| 5.5.2 系统的 FPGA 实现 | 第60-61页 |
| 5.6 本章小结 | 第61-62页 |
| 第六章 总结 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
