IEEE1588与同步以太网技术的研究与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 引言 | 第17页 |
| 1.2 研究背景和意义 | 第17-18页 |
| 1.3 国内外现状 | 第18页 |
| 1.4 论文的主要工作和章节安排 | 第18-21页 |
| 第二章 IEEE1588标准研究分析 | 第21-35页 |
| 2.1 概述 | 第21-22页 |
| 2.2 时钟架构 | 第22-24页 |
| 2.3 PTP协议报文类型 | 第24页 |
| 2.4 报文封装 | 第24-25页 |
| 2.5 同步过程 | 第25-29页 |
| 2.5.1 端延时请求响应机制 | 第25-28页 |
| 2.5.2 对等延时响应机制 | 第28-29页 |
| 2.6 最佳主时钟(BMC)算法 | 第29-31页 |
| 2.7 PDV滤波处理技术 | 第31页 |
| 2.8 时钟同步精度影响分析 | 第31-34页 |
| 2.8.1 延时抖动对于同步精度的影响 | 第31-33页 |
| 2.8.2 时戳位置对同步性能的影响 | 第33-34页 |
| 2.8.3 更新间隔对于同步精度的影响 | 第34页 |
| 2.9 本章小结 | 第34-35页 |
| 第三章 同步以太网技术研究分析 | 第35-41页 |
| 3.1 同步以太网技术概述 | 第35-37页 |
| 3.2 同步以太网SSM算法 | 第37-38页 |
| 3.3 同步以太网ESMC格式 | 第38页 |
| 3.4 本章小结 | 第38-41页 |
| 第四章 时钟同步模块的设计与实现 | 第41-69页 |
| 4.1 同步体制论证 | 第41-42页 |
| 4.2 项目需求与功能 | 第42-43页 |
| 4.3 方案论证 | 第43-45页 |
| 4.4 模块原理框图 | 第45-46页 |
| 4.5 主要元器件选型 | 第46-48页 |
| 4.5.1 元器件选型表 | 第46页 |
| 4.5.2 PTP/SyncE专用芯片 | 第46-47页 |
| 4.5.3 以太网PHY芯片 | 第47-48页 |
| 4.5.4 CPU芯片 | 第48页 |
| 4.6 主控模块设计 | 第48-49页 |
| 4.7 PTP/SyncE模块设计 | 第49-53页 |
| 4.7.1 处理流程 | 第49-51页 |
| 4.7.2 ACS9522T工作模式 | 第51-52页 |
| 4.7.3 时钟输入分配 | 第52-53页 |
| 4.7.4 时钟输出分配 | 第53页 |
| 4.8 软件设计与实现 | 第53-66页 |
| 4.8.1 Linux系统概述 | 第53-54页 |
| 4.8.2 交叉编译环境的建立 | 第54页 |
| 4.8.3 嵌入式Linux的移植 | 第54-57页 |
| 4.8.4 ACS9522T控制程序的实现 | 第57-60页 |
| 4.8.5 Makefile文件的编写 | 第60-61页 |
| 4.8.6 主控模块SPI接口驱动程序的实现 | 第61-63页 |
| 4.8.7 串口时间协议处理程序实现 | 第63-66页 |
| 4.8.8 维护管理程序实现 | 第66页 |
| 4.9 本章小结 | 第66-69页 |
| 第五章 测试与验证 | 第69-81页 |
| 5.1 概述 | 第69-70页 |
| 5.2 标准符合性测试 | 第70-72页 |
| 5.3 直连方式测试 | 第72-74页 |
| 5.4 以太网交换机互连方式测试 | 第74-76页 |
| 5.5 路由器互连方式测试 | 第76-79页 |
| 5.6 测试结果分析 | 第79-80页 |
| 5.7 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-85页 |
| 6.1 全文总结 | 第81页 |
| 6.2 未来展望 | 第81-85页 |
| 参考文献 | 第85-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89页 |
