多速率接收机中同步技术的研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 引言 | 第8-12页 |
| 1.1 课题研究背景及意义 | 第8-9页 |
| 1.2 课题研究现状 | 第9-11页 |
| 1.2.1 载波同步技术研究现状 | 第9页 |
| 1.2.2 速率调整技术研究现状 | 第9-10页 |
| 1.2.3 定时同步技术研究现状 | 第10-11页 |
| 1.3 论文研究内容 | 第11-12页 |
| 2 多速率接收机实现方案设计 | 第12-20页 |
| 2.1 模数转换基本理论 | 第12-13页 |
| 2.1.1 信号采样理论 | 第12-13页 |
| 2.1.2 模数转换方案设计 | 第13页 |
| 2.2 载波同步 | 第13-16页 |
| 2.2.1 M次方环 | 第14页 |
| 2.2.2 科斯塔斯环 | 第14-15页 |
| 2.2.3 判决反馈环 | 第15-16页 |
| 2.3 速率调整 | 第16页 |
| 2.4 定时同步 | 第16-18页 |
| 2.4.1 早迟门算法 | 第17页 |
| 2.4.2 数字滤波平方算法 | 第17-18页 |
| 2.4.3 Gardner算法 | 第18页 |
| 2.5 系统方案设计 | 第18-20页 |
| 3 载波同步及速率调整算法设计 | 第20-39页 |
| 3.1 载波同步算法 | 第20-29页 |
| 3.1.1 Costas环载波同步算法原理 | 第20-22页 |
| 3.1.2 DDS | 第22-25页 |
| 3.1.3 环路滤波器 | 第25-26页 |
| 3.1.4 Simulink仿真验证与性能分析 | 第26-29页 |
| 3.2 速率调整算法 | 第29-39页 |
| 3.2.1 速率调整原理 | 第29-34页 |
| 3.2.2 CIC滤波器 | 第34-35页 |
| 3.2.3 HB滤波器 | 第35-36页 |
| 3.2.4 FIR滤波器 | 第36-37页 |
| 3.2.5 Simulink仿真验证与性能分析 | 第37-39页 |
| 4 定时同步算法设计 | 第39-69页 |
| 4.1 Gardner定时同步算法原理 | 第41-42页 |
| 4.2 插值滤波器 | 第42-46页 |
| 4.3 误差检测器 | 第46-49页 |
| 4.4 NCO | 第49-52页 |
| 4.5 算法改进 | 第52-55页 |
| 4.6 Simulink仿真验证与性能分析 | 第55-69页 |
| 4.6.1 插值滤波器模块 | 第56-58页 |
| 4.6.2 误差检测模块 | 第58-60页 |
| 4.6.3 环路滤波器模块 | 第60-61页 |
| 4.6.4 NCO控制模块 | 第61-63页 |
| 4.6.5 定时同步性能分析与改进仿真验证 | 第63-69页 |
| 5 系统仿真与FPGA实现 | 第69-84页 |
| 5.1 系统Simulink仿真验证 | 第69-72页 |
| 5.2 AD采样FPGA实现 | 第72-77页 |
| 5.2.1 时钟管理芯片配置 | 第73-75页 |
| 5.2.2 AD芯片配置 | 第75-77页 |
| 5.3 载波同步FPGA实现 | 第77-78页 |
| 5.4 速率调整FPGA实现 | 第78-79页 |
| 5.5 定时同步FPGA实现 | 第79-80页 |
| 5.6 系统测试 | 第80-84页 |
| 5.6.1 测试平台 | 第80-81页 |
| 5.6.2 测试结果与性能分析 | 第81-84页 |
| 结论 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-91页 |
| 攻读硕士学位期间发表的学术论文及研究成果 | 第91页 |
