| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 计算机体系发展背景 | 第15-18页 |
| 1.2 TTA 体系结构发展 | 第18-20页 |
| 1.3 基于TTA 应用前景 | 第20-21页 |
| 1.4 论文研究内容与结构安排 | 第21-23页 |
| 第二章 可配置处理器系统 | 第23-32页 |
| 2.1 整体系统结构 | 第23-24页 |
| 2.2 互联网络 | 第24-25页 |
| 2.3 处理单元 | 第25-26页 |
| 2.4 指令示例 | 第26页 |
| 2.5 流水(PIPELINE)和控制机制 | 第26-27页 |
| 2.6 条件执行(CONDITIONAL EXECUTION) | 第27-28页 |
| 2.7 处理单元 | 第28-30页 |
| 2.8 编译器优势 | 第30-31页 |
| 2.9 本章小结 | 第31-32页 |
| 第三章 常用DSP 算法设计与分析 | 第32-45页 |
| 3.1 DCT 算法 | 第32-34页 |
| 3.2 DFT 概念 | 第34-35页 |
| 3.3 快速傅立叶变换算法 | 第35-40页 |
| 3.4 矩阵相乘斯特拉森算法 | 第40-43页 |
| 3.5 本章小结 | 第43-45页 |
| 第四章 多功能可配置DSP 处理器设计 | 第45-57页 |
| 4.1 处理单元设计方法 | 第45-49页 |
| 4.2 矩阵相乘功能单元设计 | 第49-50页 |
| 4.3 FFT 与DCT 变换的功能利用型处理单元设计 | 第50-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 多功能可配置DSP 处理器测试平台及性能分析 | 第57-74页 |
| 5.1 测试平台 | 第57-59页 |
| 5.2 矩阵相乘的性能以及资源功耗 | 第59-65页 |
| 5.3 DCT、FFT 的性能以及资源功耗 | 第65-72页 |
| 5.4 TTA 结构处理器与其他处理器性能对比 | 第72-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 全文总结 | 第74-75页 |
| 6.1 工作总结 | 第74页 |
| 6.2 工作展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 攻读学位期间发表的学术论文 | 第79页 |
