| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.1.1 卫星导航系统概述及应用 | 第8页 |
| 1.1.2 全球定位基带处理集成到 SoC 上的意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文主要内容和组织结构 | 第10-12页 |
| 2 GPS 系统组成和接收机原理 | 第12-26页 |
| 2.1 GPS 系统组成 | 第12-14页 |
| 2.1.1 GPS 空间星座 | 第12-13页 |
| 2.1.2 GPS 地面监控 | 第13页 |
| 2.1.3 GPS 接收机 | 第13-14页 |
| 2.2 GPS 信号结构 | 第14-19页 |
| 2.2.1 C/A 码特性 | 第15-17页 |
| 2.2.2 导航电文结构 | 第17-19页 |
| 2.2.3 载波 | 第19页 |
| 2.3 GPS 定位原理 | 第19-21页 |
| 2.3.1 伪距定位原理 | 第19-20页 |
| 2.3.2 参考坐标系 | 第20页 |
| 2.3.3 时间系统 | 第20-21页 |
| 2.4 GPS 接收机结构 | 第21-22页 |
| 2.4.1 射频前端 | 第21-22页 |
| 2.4.2 基带信号处理 | 第22页 |
| 2.4.3 方位解算 | 第22页 |
| 2.5 基带处理 SoC 设计技术和流程 | 第22-26页 |
| 2.5.1 SoC 设计核心技术 | 第23-24页 |
| 2.5.2 全球定位基带处理 SoC 设计流程 | 第24-26页 |
| 3 基带处理原理与算法实现 | 第26-44页 |
| 3.1 基带处理捕获过程 | 第26-34页 |
| 3.1.1 捕获的信号长度和频率步长 | 第27页 |
| 3.1.2 串行时域捕获算法 | 第27-30页 |
| 3.1.3 并行频率和码相位捕获算法 | 第30-32页 |
| 3.1.4 分段累积并行频率捕获算法设计 | 第32-34页 |
| 3.2 基带处理跟踪过程 | 第34-44页 |
| 3.2.1 码跟踪环路 | 第35-36页 |
| 3.2.2 载波跟踪环路 | 第36-37页 |
| 3.2.3 信号跟踪环路设计 | 第37-40页 |
| 3.2.4 基带处理同步过程 | 第40-44页 |
| 4 基带处理 SoC 硬件设计与验证 | 第44-62页 |
| 4.1 基带处理 SoC 架构设计 | 第44-48页 |
| 4.1.1 总线和处理器选取 | 第44-45页 |
| 4.1.2 软硬件划分和系统结构 | 第45-47页 |
| 4.1.3 基带处理通道硬件结构设计 | 第47-48页 |
| 4.2 跟踪通道设计与验证 | 第48-56页 |
| 4.2.1 本地载波生成模块 | 第48-50页 |
| 4.2.2 本地 C/A 码生成模块 | 第50-52页 |
| 4.2.3 数字下变频模块 | 第52-53页 |
| 4.2.4 码相关模块 | 第53-55页 |
| 4.2.5 同步计数模块 | 第55-56页 |
| 4.3 捕获通道设计与验证 | 第56-62页 |
| 4.3.1 捕获模块 | 第56-60页 |
| 4.3.2 捕获通道硬件性能分析 | 第60-62页 |
| 5 基带处理 SoC 软件设计 | 第62-72页 |
| 5.1 基带处理软件框架设计 | 第62-64页 |
| 5.2 跟踪通道软件处理流程 | 第64-66页 |
| 5.2.1 跟踪环路软件流程 | 第64页 |
| 5.2.2 同步处理流程 | 第64-66页 |
| 5.3 捕获通道软件处理流程 | 第66-67页 |
| 5.4 软硬件协调验证硬件平台 | 第67-72页 |
| 5.4.1 平台介绍 | 第67-68页 |
| 5.4.2 基带处理 SoC 功能映射 | 第68-69页 |
| 5.4.3 实际信号捕获测试 | 第69-72页 |
| 6 总结和展望 | 第72-74页 |
| 6.1 前期工作总结 | 第72页 |
| 6.2 工作展望 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 附录 | 第78页 |
| A.作者在攻读学位期间发表的论文目录 | 第78页 |
| B.作者在攻读学位期间取得的成果专利 | 第78页 |