FPGA与PC间基于PCIe和千兆以太网的通信设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景及意义 | 第16-19页 |
| 1.1.1 PCI Express总线的发展简述 | 第16-18页 |
| 1.1.2 以太网技术的发展简述 | 第18-19页 |
| 1.2 论文结构和内容安排 | 第19-22页 |
| 第二章 PCIe及千兆以太网的协议简介 | 第22-36页 |
| 2.1 PCIe概述 | 第22-30页 |
| 2.1.1 PCIe系统架构简介 | 第22-23页 |
| 2.1.2 PCIe特点和技术优势 | 第23-24页 |
| 2.1.3 PCIe协议层分析 | 第24-26页 |
| 2.1.4 PCIe数据包结构 | 第26-30页 |
| 2.2 以太网协议简介 | 第30-34页 |
| 2.2.1 以太网协议层简介 | 第30-32页 |
| 2.2.2 以太网数据帧的格式简要分析 | 第32-34页 |
| 2.3 本章小结 | 第34-36页 |
| 第三章 PCIe DMA数据传输系统设计 | 第36-52页 |
| 3.1 FPGA端系统逻辑设计 | 第36-46页 |
| 3.1.1 系统框架介绍 | 第36-38页 |
| 3.1.2 模块相关接.定义 | 第38-39页 |
| 3.1.3 IP核的配置 | 第39-44页 |
| 3.1.4 数据传输时序分析 | 第44-46页 |
| 3.2 PC端C应用程序设计 | 第46-50页 |
| 3.2.1 WinDriver简介 | 第46-47页 |
| 3.2.2 应用程序的主要子函数说明 | 第47-48页 |
| 3.2.3 应用程序处理流程 | 第48-50页 |
| 3.3 本章小结 | 第50-52页 |
| 第四章 千兆以太网数据传输系统设计 | 第52-70页 |
| 4.1 FPGA端系统逻辑模块设计 | 第52-62页 |
| 4.1.1 系统框架和模块介绍 | 第52-53页 |
| 4.1.2 以太网MAC模块结构 | 第53-55页 |
| 4.1.3 模块相关接.定义 | 第55-56页 |
| 4.1.4 IP核的配置 | 第56-59页 |
| 4.1.5 数据帧传输时序分析 | 第59-62页 |
| 4.2 PC端Winpcap应用程序设计 | 第62-69页 |
| 4.2.1 Winpcap简介 | 第62-63页 |
| 4.2.2 Winpcap主要数据结构和函数 | 第63-66页 |
| 4.2.3 应用程序处理流程 | 第66-69页 |
| 4.3 本章小结 | 第69-70页 |
| 第五章 系统测试 | 第70-76页 |
| 5.1 PCIe传输性能测试 | 第70-73页 |
| 5.1.1 测试环境和步骤 | 第71-72页 |
| 5.1.2 性能测试结果和分析 | 第72-73页 |
| 5.2 千兆以太网.传输性能测试 | 第73-75页 |
| 5.2.1 测试环境和步骤 | 第73-75页 |
| 5.2.2 性能测试结果和分析 | 第75页 |
| 5.3 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76页 |
| 6.2 展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
