基于FPGA的图像采集及处理系统研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题研究的背景及意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 论文主要研究的内容 | 第9-11页 |
| 第二章 FPGA处理器及其开发环境 | 第11-17页 |
| 2.1 可编程的逻辑器件概述 | 第11-12页 |
| 2.2 本系统FPGA芯片简介 | 第12-14页 |
| 2.3 开发使用平台及开发流程 | 第14-17页 |
| 2.3.1 ISE开发平台概述 | 第14页 |
| 2.3.2 FPGA开发设计流程 | 第14-16页 |
| 2.3.3 硬件描述语言简介 | 第16-17页 |
| 第三章 本系统的硬件架构 | 第17-30页 |
| 3.1 系统硬件电路总体设计 | 第17页 |
| 3.2 电源电路设计 | 第17-20页 |
| 3.2.1 电源电压的选择 | 第17-18页 |
| 3.2.2 稳压电路 | 第18-19页 |
| 3.2.3 硬件电路的抗干扰设计 | 第19-20页 |
| 3.3 FPGA最小系统 | 第20-22页 |
| 3.3.1 下载电路 | 第20页 |
| 3.3.2 复位电路 | 第20-21页 |
| 3.3.3 外部晶振 | 第21-22页 |
| 3.4 DVI电路 | 第22-25页 |
| 3.4.1 DVI接口 | 第22页 |
| 3.4.2 DVI传输协议 | 第22-23页 |
| 3.4.3 DVI数据解码 | 第23-25页 |
| 3.5 存储芯片设计 | 第25-28页 |
| 3.5.1 FLASH设计 | 第25-26页 |
| 3.5.2 SDRAM芯片设计 | 第26-28页 |
| 3.6 VGA显示接口电路 | 第28-30页 |
| 第四章 FPGA程序模块设计 | 第30-39页 |
| 4.1 DCM时钟管理 | 第30-31页 |
| 4.2 DVI程序模块设计 | 第31-32页 |
| 4.3 FIFO缓存设计 | 第32-33页 |
| 4.4 SDRAM设计 | 第33-37页 |
| 4.4.1 SDRAM初始化 | 第34页 |
| 4.4.2 SDRAM读写操作 | 第34-36页 |
| 4.4.3 预充电操作 | 第36-37页 |
| 4.4.4 SDRAM自刷新 | 第37页 |
| 4.5 RAM乒乓操作 | 第37-39页 |
| 第五章 图像处理模块设计 | 第39-49页 |
| 5.1 实时采集图像的特点 | 第39页 |
| 5.2 数字图像表示方法 | 第39-40页 |
| 5.3 图像处理算法 | 第40-44页 |
| 5.3.1 改进型中值滤波 | 第40-42页 |
| 5.3.2 边缘检测 | 第42-44页 |
| 5.4 图像处理在FPGA中的实现 | 第44-47页 |
| 5.4.1 中值滤波的FPGA实现 | 第44-47页 |
| 5.4.2 边缘检测的FPGA实现 | 第47页 |
| 5.5 实验仿真及结果分析 | 第47-49页 |
| 5.5.1 实验过程介绍 | 第47-48页 |
| 5.5.2 实验仿真以及结果分析 | 第48-49页 |
| 结论 | 第49-50页 |
| 致谢 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 附录:攻读硕士期间取得的成果 | 第53页 |
