闪速存储上的信号检测
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 非易失性存储 | 第15-16页 |
| 1.2 NAND闪存研究背景及进展 | 第16-18页 |
| 1.3 论文研究内容及安排 | 第18-19页 |
| 第二章 NAND闪存信道模型 | 第19-31页 |
| 2.1 NAND闪存的结构 | 第19-21页 |
| 2.2 NAND闪存的信道模型 | 第21-29页 |
| 2.2.1 NAND闪存单元的编写与擦除 | 第21-22页 |
| 2.2.2 NAND闪存信道中的几种主要干扰 | 第22-24页 |
| 2.2.3 NAND闪存信道模型的建立 | 第24-29页 |
| 2.3 本章小结 | 第29-31页 |
| 第三章 针对C2CI的信号处理与编写结构设计 | 第31-51页 |
| 3.1 针对C2CI的信号处理方法 | 第31-37页 |
| 3.1.1 后补偿方法及预失真方法 | 第31-33页 |
| 3.1.2 高斯近似方法 | 第33-35页 |
| 3.1.3 几种方法的对比分析 | 第35-37页 |
| 3.2 NAND闪存单元的交叉编写 | 第37-44页 |
| 3.2.1 编写方法的研究进展 | 第37-38页 |
| 3.2.2 交叉编写方法 | 第38-42页 |
| 3.2.3 改进的交叉编写方法 | 第42-44页 |
| 3.3 NAND闪存单元的空间调制编写方法 | 第44-48页 |
| 3.4 本章小结 | 第48-51页 |
| 第四章 动态门限检测方法 | 第51-63页 |
| 4.1 利用平衡编码实现动态门限 | 第51-56页 |
| 4.1.1 动态门限的概念 | 第51-53页 |
| 4.1.2 平衡编码简介 | 第53-55页 |
| 4.1.3 动态门限的实现及仿真 | 第55-56页 |
| 4.2 同时处理C2CI及RPN的信号检测方案 | 第56-61页 |
| 4.3 本章小结 | 第61-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-71页 |
| 作者简介 | 第71-72页 |
