| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9页 |
| 1.2 产业发展与研究现状 | 第9-13页 |
| 1.2.1 视频监控产业的发展 | 第9-10页 |
| 1.2.2 视频监控现存的主要问题 | 第10-11页 |
| 1.2.3 硬件加速编解码的研究现状 | 第11-13页 |
| 1.3 本文主要工作和章节安排 | 第13-15页 |
| 2 视频编解码的相关技术 | 第15-22页 |
| 2.1 视频编解码器的通用模块 | 第15-18页 |
| 2.1.1 IDCT模块 | 第16页 |
| 2.1.2 运动估计补偿模块 | 第16-17页 |
| 2.1.3 熵解码模块 | 第17-18页 |
| 2.2 H.264编解码器通用设计 | 第18-21页 |
| 2.2.1 H.264编解码器基本结构 | 第19-20页 |
| 2.2.2 H.264码流结构分析 | 第20-21页 |
| 2.3 本章小结 | 第21-22页 |
| 3 基于Intel处理器的硬件加速编解码器的设计与实现 | 第22-40页 |
| 3.1 INIEL MEDIA SDK | 第22-25页 |
| 3.1.1 软件体系结构 | 第22-23页 |
| 3.1.2 功能类分析 | 第23-25页 |
| 3.2 编解码器的设计 | 第25-28页 |
| 3.2.1 数据结构 | 第25-27页 |
| 3.2.2 编解码器架构设计 | 第27-28页 |
| 3.3 加速编码器的实现 | 第28-35页 |
| 3.3.1 编码基本流程 | 第28-29页 |
| 3.3.2 编码器的实现 | 第29-35页 |
| 3.4 硬件加速解码器的实现 | 第35-39页 |
| 3.4.1 解码基本流程 | 第35-37页 |
| 3.4.2 解码器的实现 | 第37-39页 |
| 3.5 本章小结 | 第39-40页 |
| 4 基于CUDA的硬件加速编解码器的设计与实现 | 第40-44页 |
| 4.1 视频源处理模块 | 第40-41页 |
| 4.2 编解码模块 | 第41-42页 |
| 4.3 连接与显示模块 | 第42-43页 |
| 4.4 本章小结 | 第43-44页 |
| 5 硬件加速编解码器在监控系统中的应用 | 第44-53页 |
| 5.1 DIRECTSHOW技术分析 | 第44-46页 |
| 5.1.1 DirectShow技术框架 | 第44-45页 |
| 5.1.2 DirectShow工作原理与机制 | 第45-46页 |
| 5.2 监控系统设计 | 第46-50页 |
| 5.2.1 系统总体架构 | 第47-49页 |
| 5.2.2 监控系统软件模型 | 第49-50页 |
| 5.3 硬件加速编解码器的应用实现 | 第50-52页 |
| 5.3.1 应用程序界面框架构建 | 第51-52页 |
| 5.3.2 过滤器图表的构建 | 第52页 |
| 5.4 本章小结 | 第52-53页 |
| 6 系统测试与优化 | 第53-62页 |
| 6.1 开发环境搭建 | 第53-54页 |
| 6.2 硬件加速编解码性能测试 | 第54-58页 |
| 6.2.1 测试环境 | 第54页 |
| 6.2.2 测试内容 | 第54-58页 |
| 6.2.3 测试结果分析 | 第58页 |
| 6.3 性能优化 | 第58-61页 |
| 6.3.1 内存优化 | 第58-59页 |
| 6.3.2 线程优化 | 第59-60页 |
| 6.3.3 低延时编码 | 第60-61页 |
| 6.4 本章小结 | 第61-62页 |
| 7 总结与展望 | 第62-64页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |