| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·研究背景 | 第10-12页 |
| ·网络延迟概述 | 第10-11页 |
| ·网络控制的国内外发展和现状 | 第11-12页 |
| ·嵌入式系统和以太网的结合 | 第12-13页 |
| ·嵌入式设备的发展 | 第12页 |
| ·嵌入式网络系统 | 第12-13页 |
| ·本课题的需求背景和主要研究内容 | 第13-15页 |
| ·本课题的需求背景 | 第13-14页 |
| ·本课题的主要研究内容 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 第2章 系统设计的技术基础和实现方案 | 第16-28页 |
| ·嵌入式网络通信协议 | 第16-19页 |
| ·嵌入式TCP/IP协议栈简述 | 第16-17页 |
| ·Nichestack TCP/IP协议栈 | 第17-18页 |
| ·UDP通信协议 | 第18-19页 |
| ·片上可编程系统SOPC简介 | 第19-21页 |
| ·系统实现方案 | 第21-25页 |
| ·微处理器的选型 | 第21-23页 |
| ·任务计划书对处理器选型的要求 | 第21-22页 |
| ·选择微处理器芯片 | 第22-23页 |
| ·以太网芯片的选型 | 第23-24页 |
| ·嵌入式实时操作系统的选择 | 第24-25页 |
| ·系统总体结构图和工作原理 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第3章 网络延迟器的硬件设计 | 第28-54页 |
| ·硬件原理图设计 | 第29-34页 |
| ·电源部分 | 第29-30页 |
| ·配置芯片部分 | 第30页 |
| ·SDRAN部分 | 第30-31页 |
| ·串口通信部分 | 第31-32页 |
| ·网络接口卡部分 | 第32-34页 |
| ·NiosⅡ处理器系统结构的介绍 | 第34-37页 |
| ·Nios Ⅱ处理器体系构架 | 第34-36页 |
| ·Avalon总线技术 | 第36-37页 |
| ·Nios Ⅱ处理器的特点 | 第37页 |
| ·Altera公司的综合性FPGA硬件开发环境 | 第37-38页 |
| ·Nios Ⅱ系统各模块的构建 | 第38-53页 |
| ·Nios Ⅱ处理器的创建 | 第38-39页 |
| ·JTAG UART模块的添加 | 第39-40页 |
| ·SDRAM模块的添加 | 第40-42页 |
| ·DM9000A模块的添加 | 第42-44页 |
| ·串行FLASH模块的添加 | 第44-45页 |
| ·PLL模块的添加 | 第45-46页 |
| ·TIMER模块的添加 | 第46-47页 |
| ·UART模块的添加 | 第47-51页 |
| ·GPIO模块的添加 | 第51页 |
| ·设置基地址与中断优先级 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第4章 软件程序设计 | 第54-72页 |
| ·Nios Ⅱ IDE下的程序设计 | 第54-66页 |
| ·Nios Ⅱ IDE软件开发环境 | 第54页 |
| ·HAL系统库简介 | 第54-56页 |
| ·Nios Ⅱ IDE下移植μC/OSⅡ操作系统 | 第56-59页 |
| ·DM9000a以太网芯片接口 | 第59-60页 |
| ·Nichestack TCP/IP协议栈的初始化 | 第60-61页 |
| ·延迟工作模式的构建 | 第61-64页 |
| ·实时操作系统主要任务介绍 | 第64-66页 |
| ·网络部分编程简介 | 第66-70页 |
| ·Socket概念 | 第66-67页 |
| ·Socket类型 | 第67-68页 |
| ·本设计套接字编程 | 第68-70页 |
| ·本章小结 | 第70-72页 |
| 第5章 网络延迟的验证 | 第72-80页 |
| ·连接验证 | 第72-73页 |
| ·ping验证 | 第72页 |
| ·抓包验证 | 第72-73页 |
| ·控制实验验证 | 第73-77页 |
| ·本章小结 | 第77-80页 |
| 第6章 总结与展望 | 第80-82页 |
| ·本文工作的总结 | 第80页 |
| ·问题和展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-88页 |
| 个人简历、在学期间发表的论文与研究成果 | 第88页 |