基于FPGA的网络协议处理器设计及验证
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题的研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·嵌入式网络协议处理器 | 第10-11页 |
| ·功能验证技术 | 第11-12页 |
| ·论文研究内容 | 第12-13页 |
| ·论文的组织结构 | 第13-15页 |
| 第2章 以太网协议处理器的总体设计 | 第15-25页 |
| ·以太网协议分析 | 第15-19页 |
| ·以太网协议概述 | 第15-16页 |
| ·以太网MAC层协议分析 | 第16-19页 |
| ·以太网协议处理器的总体设计方案 | 第19-21页 |
| ·以太网协议处理器的各模块接口关系 | 第21-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 以太网协议处理器的模块设计 | 第25-41页 |
| ·基于FPGA的设计方法及硬件描述语言概述 | 第25-27页 |
| ·基于FPGA的设计流程 | 第25-26页 |
| ·Veriog HDL硬件描述语言 | 第26-27页 |
| ·主机接口模块的设计 | 第27-29页 |
| ·主控模块的设计 | 第29-31页 |
| ·发送模块的设计 | 第31-35页 |
| ·发送状态机模块的设计 | 第31-32页 |
| ·发送计数器模块的设计 | 第32-34页 |
| ·随机数生成模块的设计 | 第34-35页 |
| ·发送CRC校验模块的设计 | 第35页 |
| ·接收模块的设计 | 第35-39页 |
| ·接收状态机模块的设计 | 第36-37页 |
| ·接收计数器模块的设计 | 第37-38页 |
| ·地址校验模块的设计 | 第38-39页 |
| ·接收CRC校验模块的设计 | 第39页 |
| ·MII管理模块的设计 | 第39-40页 |
| ·寄存器模块的设计 | 第40页 |
| ·状态模块的设计 | 第40页 |
| ·本章小结 | 第40-41页 |
| 第4章 以太网协议处理器的功能验证 | 第41-57页 |
| ·硬件功能验证技术 | 第41-45页 |
| ·形式化验证技术 | 第41-42页 |
| ·基于模拟/仿真的验证技术 | 第42-45页 |
| ·开发及仿真环境 | 第45-46页 |
| ·开发环境及工具 | 第45页 |
| ·仿真环境及工具 | 第45-46页 |
| ·以太网MAC处理器的模拟验证 | 第46-48页 |
| ·以太网MAC处理器的断言验证 | 第48-55页 |
| ·SVA | 第49-50页 |
| ·有限状态机的断言验证 | 第50-54页 |
| ·其他设计单元中的断言 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第63-65页 |
| 致谢 | 第65页 |
