| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 缩略词 | 第13-14页 |
| 第一章 绪论 | 第14-18页 |
| ·数字通信系统的结构 | 第14-15页 |
| ·LDPC 码的发展史及其研究现状 | 第15页 |
| ·LDPC 编译码器的硬件实现发展及研究现状 | 第15-16页 |
| ·协作通信技术简介 | 第16-17页 |
| ·论文的主要内容安排 | 第17-18页 |
| 第二章 LDPC 码简介 | 第18-27页 |
| ·线性分组码的基本概念 | 第18-19页 |
| ·LDPC 码的基本理论 | 第19-20页 |
| ·LDPC 码的定义 | 第19-20页 |
| ·LDPC 码的 Tanner 图表示 | 第20页 |
| ·QC-LDPC 码概述 | 第20-23页 |
| ·QC-LDPC 码的定义 | 第20-22页 |
| ·QC- LDPC 码中的环分析 | 第22-23页 |
| ·基于有限域构造的 QC-LDPC 码校验矩阵构造方法 | 第23-26页 |
| ·基于有限域加群的 QC-LDPC 构造方法 | 第23-24页 |
| ·基于有限域乘群的 QC-LDPC 构造方法 | 第24-25页 |
| ·QC-LDPC 码的构造 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 LDPC 码的编译码技术 | 第27-47页 |
| ·LDPC 码的编码方法 | 第27-30页 |
| ·LDPC 码的标准编码算法 | 第27页 |
| ·LU 分解编码算法 | 第27-29页 |
| ·部分迭代编码算法 | 第29-30页 |
| ·LDPC 码的译码算法 | 第30-41页 |
| ·概率域 BP 译码算法 | 第31-35页 |
| ·对数域 BP 算法 | 第35-37页 |
| ·最小和译码算法 | 第37-38页 |
| ·改进的最小和译码算法 | 第38页 |
| ·基于 NMSA 算法的分层译码算法 | 第38-41页 |
| ·LDPC 码各种译码方案的性能比较 | 第41-44页 |
| ·BP 算法与 MSA 算法的性能比较 | 第41页 |
| ·MSA 算法与 NMSA 算法性能比较 | 第41-43页 |
| ·MSA 算法与 OMSA 算法性能比较 | 第43-44页 |
| ·基于 NMSA 的分层译码算法与 NMSA 算法的性能比较 | 第44页 |
| ·量化方案选择 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 QC-LDPC 码编码协作通信及其联合迭代译码技术 | 第47-55页 |
| ·中继信道下基于 QC-LDPC 码的编码协作通信系统 | 第47页 |
| ·QC-LDPC 码协作编码方式 | 第47-48页 |
| ·基于有限域加群的 QC-LDPC 码的校验矩阵H构造 | 第48-49页 |
| ·基于双层 Tanner 图 QC-LDPC 码的联合迭代译码算法 | 第49-52页 |
| ·QC-LDPC 码的编码协作系统双层 Tanner 图 | 第49-50页 |
| ·联合迭代译码算法 | 第50-52页 |
| ·QC-LDPC 编码中继协作系统性能模拟 | 第52-54页 |
| ·理想中继协作系统性能模拟 | 第52-53页 |
| ·非理想中继协作系统性能模拟 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 QC-LDPC 码编码器的 FPGA 实现 | 第55-64页 |
| ·QC-LDPC 码的编码方案 | 第55-58页 |
| ·QC-LDPC 编码器的总体方案设计 | 第58-59页 |
| ·QC-LDPC 编码器的子模块设计 | 第59-62页 |
| ·输入缓存模块 | 第59-60页 |
| ·编码与控制模块 | 第60-62页 |
| ·输出缓存模块 | 第62页 |
| ·编码器综合结果分析 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 QC-LDPC 码译码器的 FPGA 实现 | 第64-87页 |
| ·FPGA 的设计流程 | 第64-66页 |
| ·LDPC 码的译码结构 | 第66-70页 |
| ·串行结构 | 第67页 |
| ·并行结构 | 第67-68页 |
| ·部分并行结构 | 第68-69页 |
| ·分层译码结构 | 第69-70页 |
| ·QC-LDPC 译码器整体设计 | 第70页 |
| ·译码器各子模块设计 | 第70-82页 |
| ·输入数据缓存模块 | 第70-73页 |
| ·变量结点数据存储模块 | 第73-74页 |
| ·校验结点数据存储模块 | 第74-75页 |
| ·变量校验结点信息处理模块 | 第75-78页 |
| ·控制模块 | 第78-80页 |
| ·校验模块 | 第80-81页 |
| ·输出数据缓存模块 | 第81-82页 |
| ·QC-LDPC 译码器仿真测试及其综合结果分析 | 第82-86页 |
| ·仿真测试平台 | 第83-84页 |
| ·译码器综合结果 | 第84-85页 |
| ·译码器性能分析 | 第85-86页 |
| ·本章小结 | 第86-87页 |
| 总结与展望 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93-94页 |
| 在学期间的研究成果及发表的学术论文 | 第94页 |
