| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-22页 |
| ·课题背景 | 第10-11页 |
| ·自动测试系统的组成 | 第11-13页 |
| ·FPGA 器件及其系统设计技术 | 第13-19页 |
| ·FPGA 的发展特点 | 第13-16页 |
| ·SOPC 的技术特点 | 第16页 |
| ·设计复用和嵌入式微处理器 IP | 第16-17页 |
| ·FPGA 器件在数字复接系统的应用 | 第17-18页 |
| ·FPGA 系统设计技术 | 第18-19页 |
| ·课题的目的和用途 | 第19-20页 |
| ·课题主要工作 | 第20-22页 |
| 第2章 遥测模块测试系统整体设计方案 | 第22-26页 |
| ·遥测模块测试系统设计要求 | 第22页 |
| ·系统总体设计方案 | 第22-25页 |
| ·系统测试过程 | 第25页 |
| ·论文主要研究内容及创新点 | 第25-26页 |
| 第3章 PCM 数字分接器系统设计方案 | 第26-34页 |
| ·PCM 数字分接器系统硬件设计方案 | 第26-30页 |
| ·数字复接分接技术的发展 | 第26页 |
| ·数字复接系统的组成 | 第26-27页 |
| ·同步数字分接器系统 | 第27-28页 |
| ·同步数字分接器模块的关键技术 | 第28-30页 |
| ·软件设计方案 | 第30-34页 |
| ·PCM 数字分接上位机软件设计 | 第31页 |
| ·PCM 下位机软件设计 | 第31-34页 |
| 第4章 PCM 数字分接器的硬件实现 | 第34-56页 |
| ·硬件描述语言 | 第34页 |
| ·位同步实现方法 | 第34-42页 |
| ·鉴相器 | 第35-36页 |
| ·全数字环路滤波器 | 第36-39页 |
| ·数字控制振荡器 | 第39-40页 |
| ·分频器 | 第40-41页 |
| ·N 值控制寄存器 | 第41-42页 |
| ·锁定检测器的设计 | 第42页 |
| ·帧同步设计 | 第42-51页 |
| ·帧结构 | 第42-43页 |
| ·复帧同步设计 | 第43-44页 |
| ·子帧同步主控 FSM 设计 | 第44-47页 |
| ·FSM 在线调试技术研究 | 第47-51页 |
| ·缓存器 | 第51-54页 |
| ·SDRAM 工作原理 | 第51-52页 |
| ·SDRAM 写状态机 | 第52-53页 |
| ·状态复合 | 第53页 |
| ·异步时钟域 | 第53页 |
| ·仿真和验证 | 第53-54页 |
| ·对可变部分的配置 | 第54-56页 |
| 第5章 PCM 数字分接上下位机软件设计 | 第56-66页 |
| ·基于 LABVIEW 的 PCM 设置界面设计 | 第56-58页 |
| ·PCM 配置参数界面 | 第56-58页 |
| ·基于 SOPC 的 PCM 数字分接下位机软件设计 | 第58-66页 |
| ·PCM 数字分接器下位机硬件电路 | 第58-60页 |
| ·通信模块软件工程及任务调度 | 第60-61页 |
| ·基于 FPGA 的支持 TCP/IP 的 MICROC/OS-Ⅱ系统 | 第61-63页 |
| ·任务间通信与同步 | 第63-64页 |
| ·PCM 模块任务 | 第64-66页 |
| 第6章 系统联调及软件测试 | 第66-76页 |
| ·系统的构建 | 第66-67页 |
| ·模拟通道验证 | 第67-70页 |
| ·数字通道验证 | 第70-71页 |
| ·系统验收 | 第71页 |
| ·设计及调试中遇到的问题 | 第71-76页 |
| 第7章 结论和展望 | 第76-78页 |
| ·结论 | 第76页 |
| ·展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 攻读学位期间发表论文和专利 | 第80-82页 |
| 致谢 | 第82-84页 |
| 附录 | 第84-97页 |