伪插值任意波形合成方法误差分析
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景与意义 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·本论文主要内容及章节安排 | 第10-12页 |
| ·主要内容 | 第10-11页 |
| ·论文章节安排 | 第11-12页 |
| 第二章 伪插值任意波形合成合成原理及误差来源分析 | 第12-25页 |
| ·DDS 原理及误差来源分析 | 第12-16页 |
| ·DDS 原理 | 第12-14页 |
| ·DDS 误差来源分析 | 第14-16页 |
| ·伪插值任意波形合成原理及误差来源分析 | 第16-23页 |
| ·伪插值任意波形合成原理 | 第17-19页 |
| ·伪插值任意波形合成可行性分析 | 第19-21页 |
| ·伪插值任意波形合成误差来源分析 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 伪插值任意波形合成模块硬件平台设计 | 第25-48页 |
| ·硬件平台总体结构 | 第25页 |
| ·时钟电路设计 | 第25-36页 |
| ·时钟电路实现方案分析 | 第26-29页 |
| ·指标分析与芯片选择 | 第29-31页 |
| ·时钟相位可调与同步设计 | 第31-36页 |
| ·数模转换与幅度控制设计 | 第36-44页 |
| ·数模转换与幅度控制方案分析 | 第36-37页 |
| ·指标分析与芯片选择 | 第37-39页 |
| ·数模转换模块保持方式分析 | 第39-42页 |
| ·数模转换模块时钟电路与幅度调节电路设计 | 第42-44页 |
| ·其它相关模块设计 | 第44-47页 |
| ·FPGA 逻辑设计 | 第44-45页 |
| ·波形存储及控制电路设计 | 第45-46页 |
| ·加法电路设计 | 第46-47页 |
| ·电源模块设计 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第四章 伪插值任意波形合成模块测试与误差分析 | 第48-79页 |
| ·输出信号波形及频谱测试 | 第48-53页 |
| ·相位失配误差分析 | 第53-66页 |
| ·理想 DAC 情况下相位失配误差分析 | 第54-57页 |
| ·非理想 DAC 情况下相位失配误差分析 | 第57-62页 |
| ·实验验证分析 | 第62-66页 |
| ·幅度失配误差分析 | 第66-77页 |
| ·理想 DAC 情况下幅度失配误差分析 | 第66-69页 |
| ·非理想 DAC 情况下幅度失配误差分析 | 第69-74页 |
| ·实验验证分析 | 第74-77页 |
| ·本章小结 | 第77-79页 |
| 第五章 结论与展望 | 第79-81页 |
| ·重要结论 | 第79-80页 |
| ·后续工作展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 攻读硕士期间取得的成果 | 第84-85页 |
