动态双频跳频通信系统结构及其关键模块的FPGA实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-22页 |
| ·课题背景与意义 | 第7-8页 |
| ·传统跳频通信系统 | 第8-18页 |
| ·基本原理 | 第8-9页 |
| ·数学模型 | 第9-10页 |
| ·主要概念 | 第10-13页 |
| ·核心技术 | 第13-15页 |
| ·跳频图案 | 第13-14页 |
| ·频率合成器 | 第14页 |
| ·同步技术 | 第14-15页 |
| ·抗干扰增效措施 | 第15-17页 |
| ·跳频组网技术 | 第17-18页 |
| ·硬件实现工具简介 | 第18-21页 |
| ·DSP BUILDER | 第18-20页 |
| ·硬件平台 | 第20页 |
| ·QUARTUS II软件 | 第20-21页 |
| ·论文研究内容及结构安排 | 第21-22页 |
| 第二章 动态双频跳频通信系统结构 | 第22-28页 |
| ·动态双频同步原理 | 第22-23页 |
| ·动态双频跳频协议设计 | 第23-25页 |
| ·频率划分 | 第23页 |
| ·同步建立过程 | 第23-25页 |
| ·总体结构 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 混沌跳频序列发生器的FPGA实现 | 第28-33页 |
| ·普适的均匀化算法 | 第28-29页 |
| ·混沌跳频序列的产生 | 第29-30页 |
| ·混沌跳频序列发生器的FPGA设计 | 第30-32页 |
| ·混沌序列产生及其测试结果 | 第30-31页 |
| ·均匀化普适算法模块 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 直接数字频率合成器的FPGA实现 | 第33-38页 |
| ·基本原理 | 第33-34页 |
| ·DDS的FPGA实现 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第五章 BPSK调制解调系统的FPGA实现 | 第38-53页 |
| ·BPSK调制原理 | 第38-39页 |
| ·BPSK调制系统 | 第39-44页 |
| ·模型设计 | 第39-41页 |
| ·BPSK调制系统的FPGA实现 | 第41-44页 |
| ·码型变换 | 第41-42页 |
| ·乘法器 | 第42-43页 |
| ·BPSK调制系统时序仿真 | 第43-44页 |
| ·BPSK解调系统及跳频解跳 | 第44-51页 |
| ·FIR带通滤波器 | 第44-46页 |
| ·BPSK解调 | 第46-49页 |
| ·混频解跳设计 | 第49-51页 |
| ·混频器 | 第49页 |
| ·时钟模块 | 第49页 |
| ·ADC控制器模块 | 第49-51页 |
| ·解跳与BPSK解调的FPGA整体框架 | 第51-52页 |
| ·仿真结果 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第六章 结论与展望 | 第53-55页 |
| ·论文结论 | 第53页 |
| ·研究课题展望 | 第53-55页 |
| 参考文献 | 第55-60页 |
| 致谢 | 第60-61页 |
| 攻读学位期间主要的研究成果 | 第61页 |
