8位高速流水线结构MCU的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-13页 |
| ·课题研究背景 | 第8-9页 |
| ·设计高速8位MCU的意义 | 第9-11页 |
| ·论文研究内容安排及创新 | 第11-13页 |
| 第二章 系统总体规划和架构设计 | 第13-23页 |
| ·传统8051核体系结构 | 第13-15页 |
| ·8051指令系统分析 | 第15-17页 |
| ·指令格式 | 第16页 |
| ·寻址方式 | 第16-17页 |
| ·流水线工作原理 | 第17-18页 |
| ·流水线结构分级策略 | 第18-20页 |
| ·8位流水线MCU内核结构 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 MCU各模块的设计与实现 | 第23-54页 |
| ·自顶向下(TOP-DOWN)设计方法 | 第23-24页 |
| ·顶层模块设计 | 第24-25页 |
| ·程序存储器ROM | 第25-26页 |
| ·取指令电路 | 第26-27页 |
| ·微处理单元MCU8051_CPU | 第27-45页 |
| ·译码模块 | 第28-29页 |
| ·控制模块 | 第29-32页 |
| ·指令执行内部流程 | 第32-33页 |
| ·数据存储器RAM | 第33-34页 |
| ·特殊功能寄存器 | 第34-37页 |
| ·算术逻辑单元ALU | 第37-42页 |
| ·加/减法模块设计 | 第37-39页 |
| ·乘/除法模块设计 | 第39-41页 |
| ·十进制调整指令(DA)的设计 | 第41页 |
| ·逻辑运算和布尔运算单元 | 第41-42页 |
| ·JTAG模块 | 第42-45页 |
| ·用户自定义特殊功能模块 | 第45-53页 |
| ·定时/计数器模块 | 第45-49页 |
| ·中断控制模块 | 第49-51页 |
| ·数模转换器串行控制端口模块 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 MCU仿真和综合验证 | 第54-69页 |
| ·设计流程和实验工具 | 第54页 |
| ·仿真验证 | 第54-60页 |
| ·CPU模块 | 第57-59页 |
| ·RAM模块 | 第59-60页 |
| ·数模转换器串行控制端口模块 | 第60页 |
| ·MCU的综合验证 | 第60-65页 |
| ·综合的步骤 | 第60-61页 |
| ·综合的约束条件 | 第61-62页 |
| ·综合结果 | 第62-65页 |
| ·综合结果性能分析 | 第65页 |
| ·FPGA硬件验证 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 结论和展望 | 第69-71页 |
| ·结论 | 第69页 |
| ·展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 申请学位期间的研究成果及发表的学术论文 | 第74-75页 |
| 致谢 | 第75页 |
