数字电路门级并行逻辑模拟研究
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-10页 |
| 1 绪论 | 第10-14页 |
| ·EDA 和逻辑模拟 | 第10-11页 |
| ·什么是EDA | 第10页 |
| ·逻辑模拟及其分类 | 第10-11页 |
| ·课题的研究背景和研究意义 | 第11-12页 |
| ·问题的提出 | 第11页 |
| ·国内外发展情况 | 第11页 |
| ·研究意义 | 第11-12页 |
| ·本文的主要研究内容 | 第12-13页 |
| ·并行逻辑模拟算法 | 第12页 |
| ·电路划分算法 | 第12页 |
| ·内容组织 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 2 并行逻辑模拟算法 | 第14-29页 |
| ·数字电路门级模型 | 第14-16页 |
| ·元件模型 | 第14页 |
| ·元件求值 | 第14-15页 |
| ·门级时延 | 第15页 |
| ·电路模型 | 第15-16页 |
| ·电路模拟算法 | 第16-20页 |
| ·事件驱动算法 | 第16-17页 |
| ·事件驱动算法框架 | 第17-18页 |
| ·两遍策略 | 第18-19页 |
| ·时间轮 | 第19-20页 |
| ·并行逻辑模拟 | 第20-24页 |
| ·并行模拟中的新问题 | 第21页 |
| ·影响性能的主要因素 | 第21页 |
| ·同步问题 | 第21-23页 |
| ·死锁问题 | 第23页 |
| ·流水线模拟 | 第23-24页 |
| ·对性能的考虑 | 第24-25页 |
| ·事件打包 | 第24-25页 |
| ·消息缓冲机制 | 第25页 |
| ·并行开发环境 | 第25-26页 |
| ·并行编程模型 | 第25页 |
| ·MPI 并行编程环境 | 第25-26页 |
| ·并行算法 | 第26-28页 |
| ·数据映射 | 第26页 |
| ·对电路划分的要求 | 第26页 |
| ·并行算法 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 3 电路划分算法 | 第29-42页 |
| ·电路的数学抽象 | 第29-31页 |
| ·电路的有向图表示 | 第29-30页 |
| ·非循环划分的定义 | 第30-31页 |
| ·划分中需要考虑的问题 | 第31-33页 |
| ·基于聚集的划分 | 第31页 |
| ·平衡约束条件 | 第31-32页 |
| ·非循环约束条件 | 第32页 |
| ·最小割边优化 | 第32-33页 |
| ·电路划分步骤 | 第33-34页 |
| ·基于聚集的算法 | 第34-38页 |
| ·聚集的定义 | 第34-36页 |
| ·聚集分解算法 | 第36-38页 |
| ·非循环初始划分算法 | 第38-39页 |
| ·优化过程 | 第39-40页 |
| ·模拟退火算法 | 第39页 |
| ·最小割边数优化 | 第39-40页 |
| ·预模拟方法 | 第40页 |
| ·本章小结 | 第40-42页 |
| 4 并行模拟实现 | 第42-59页 |
| ·输入输出文件描述 | 第42-44页 |
| ·电路文件格式 | 第42-43页 |
| ·子电路文件格式 | 第43-44页 |
| ·信号输入输出文件格式 | 第44页 |
| ·并行模拟算法实现 | 第44-51页 |
| ·电路内部表示 | 第44-46页 |
| ·消息缓冲 | 第46-48页 |
| ·空闲处理 | 第48页 |
| ·模拟算法实现 | 第48-51页 |
| ·电路划分算法实现 | 第51-58页 |
| ·门和电路数据结构 | 第51-53页 |
| ·MFFC 的识别 | 第53-54页 |
| ·NOCYC 识别 | 第54-56页 |
| ·初始划分的生成 | 第56-57页 |
| ·优化过程的实现 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 5 实验结果分析 | 第59-63页 |
| ·实验平台与测试用例 | 第59页 |
| ·电路划分结果 | 第59-60页 |
| ·并行模拟结果与分析 | 第60-62页 |
| ·模拟结果 | 第60-61页 |
| ·加速比分析 | 第61-62页 |
| ·与基于乐观协议模拟结果的比较 | 第62页 |
| ·本章小结 | 第62-63页 |
| 6 结束语 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 附录： | 第68-77页 |
| A.作者在攻读学位期间发表的论文目录 | 第68页 |
| B. 电路划分数据 | 第68-71页 |
| C.并行模拟实验数据 | 第71-77页 |
