北斗二号RNSS基带处理芯片接口设计与验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景、现状及意义 | 第7-9页 |
| ·研究背景 | 第7-8页 |
| ·现状及意义 | 第8-9页 |
| ·本文的主要工作及章节安排 | 第9-11页 |
| 第二章 设计方案 | 第11-17页 |
| ·基带芯片设计流程 | 第11-13页 |
| ·基带芯片结构 | 第13-14页 |
| ·验证系统构成 | 第14-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 相关协议分析 | 第17-29页 |
| ·Ⅰ~2C 协议 | 第17-22页 |
| ·Ⅰ~2C 总线总体特征 | 第17-18页 |
| ·Ⅰ~2C 总线的基本概念 | 第18页 |
| ·Ⅰ~2C 总线位传输 | 第18-19页 |
| ·Ⅰ~2C 总线传输数据 | 第19-20页 |
| ·Ⅰ~2C 总线传输时序 | 第20-21页 |
| ·Ⅰ~2C 总线传送模式 | 第21-22页 |
| ·UART 协议 | 第22-24页 |
| ·UART 总线信号线 | 第22-23页 |
| ·数据格式 | 第23-24页 |
| ·错误校验 | 第24页 |
| ·传输速率与传输距离 | 第24页 |
| ·SPI 协议 | 第24-27页 |
| ·SPI 总线信号线 | 第25页 |
| ·SPI 总线工作模式 | 第25-26页 |
| ·SPI 总线四种传输方式 | 第26页 |
| ·SPI 总线特殊性质 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第四章 IP 核设计 | 第29-53页 |
| ·整体设计思路 | 第29-30页 |
| ·并行总线转换设计 | 第30-31页 |
| ·Ⅰ~2C 设计 | 第31-39页 |
| ·Ⅰ~2C_master 模块端口规划 | 第31页 |
| ·Ⅰ~2C_master 模块寄存器描述 | 第31-34页 |
| ·Ⅰ~2C_master 程序设计 | 第34-39页 |
| ·UART 设计 | 第39-48页 |
| ·UART IP 核端口规划 | 第39页 |
| ·UART 模块寄存器描述 | 第39-43页 |
| ·UART 接口功能模块划分 | 第43页 |
| ·通用FIFO 设计 | 第43-44页 |
| ·控制模块设计 | 第44-48页 |
| ·SPI 设计 | 第48-52页 |
| ·SPI 模块端口规划 | 第48页 |
| ·SPI 模块寄存器描述 | 第48-50页 |
| ·SPI 程序设计 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 IP 核验证 | 第53-61页 |
| ·仿真验证方法 | 第53-55页 |
| ·仿真流程及结果 | 第55-60页 |
| ·12C 仿真流程及结果 | 第55-56页 |
| ·UART 仿真流程及结果 | 第56-59页 |
| ·SPI 仿真流程及结果 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 FPGA 验证 | 第61-69页 |
| ·FPGA 验证的必要性 | 第61-62页 |
| ·FPGA 综合 | 第62-64页 |
| ·软件设计 | 第64-66页 |
| ·FPGA 验证结果 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第七章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
