| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8页 |
| ·本文内容和章节安排 | 第8-11页 |
| 第二章 基于TILE64 的H.264 解码器优化概述 | 第11-27页 |
| ·H.264 标准简介及解码器架构 | 第11-13页 |
| ·H.264 关键技术 | 第11-13页 |
| ·解码器架构 | 第13页 |
| ·TILE64 简介 | 第13-18页 |
| ·硬件结构 | 第14-17页 |
| ·开发工具 | 第17-18页 |
| ·并行程序设计简介 | 第18-24页 |
| ·设计方法 | 第18-21页 |
| ·通信机制 | 第21-23页 |
| ·性能分析 | 第23-24页 |
| ·基于TILE64 的优化设计 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 基于TILE64 的H.264 解码器模块并行实现 | 第27-41页 |
| ·基于TILE64 的串行解码器性能分析 | 第27-30页 |
| ·解码器移植 | 第27-28页 |
| ·解码器性能分析 | 第28-30页 |
| ·解码器移植前后性能对比 | 第28-29页 |
| ·解码器模块分析 | 第29-30页 |
| ·解码器并行设计和实现 | 第30-34页 |
| ·串行解码器结构流程分析 | 第30-31页 |
| ·流水并行设计思想 | 第31-32页 |
| ·流水并行设计及实现 | 第32-34页 |
| ·插值并行设计及实现 | 第34-36页 |
| ·运动补偿模块分析 | 第34页 |
| ·插值并行思想 | 第34-35页 |
| ·插值并行实现 | 第35-36页 |
| ·实验结果与分析 | 第36-39页 |
| ·本章小结 | 第39-41页 |
| 第四章 基于TILE64 的H.264 分数像素插值优化 | 第41-53页 |
| ·分数像素插值原理 | 第41-43页 |
| ·采用TILE64 汇编指令的程序优化 | 第43-49页 |
| ·TILE64 汇编指令简介 | 第43-45页 |
| ·插值函数代码结构 | 第45-46页 |
| ·汇编代码优化 | 第46-49页 |
| ·实验结果与性能分析 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-55页 |
| ·全文总结 | 第53-54页 |
| ·工作展望 | 第54-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-60页 |
