| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 1 绪论 | 第10-17页 |
| ·应答器在列车运行控制系统中的应用 | 第10-12页 |
| ·列车运行控制系统 | 第10页 |
| ·应答器在列车运行控制系统中的应用 | 第10-12页 |
| ·应答器概况 | 第12-15页 |
| ·国内外常用的几种应答器 | 第13-14页 |
| ·欧洲应答器的工作原理 | 第14-15页 |
| ·选题意义 | 第15-16页 |
| ·论文结构 | 第16-17页 |
| 2 应答器报文译码算法分析 | 第17-24页 |
| ·欧洲应答器编码策略 | 第17-20页 |
| ·应答器编码步骤 | 第17-19页 |
| ·应答器报文格式 | 第19-20页 |
| ·应答器的译码策略 | 第20-23页 |
| ·应答器译码步骤 | 第20页 |
| ·译码过程详细分析 | 第20-22页 |
| ·译码策略采取的安全措施分析 | 第22-23页 |
| ·应答器译码FPGA 实现的可行性分析 | 第23页 |
| ·本章小结 | 第23-24页 |
| 3 FPGA 硬件设计平台和设计方法 | 第24-32页 |
| ·FPGA 设计平台介绍 | 第24-28页 |
| ·FPGA 的发展过程 | 第24-25页 |
| ·FGPA 的结构和特点 | 第25-26页 |
| ·FPGA 的设计流程 | 第26-28页 |
| ·HDL 硬件描述语言 | 第28-29页 |
| ·HDL 的发展现状 | 第28页 |
| ·VHDL 的特点 | 第28-29页 |
| ·ACEX1K 系列和APEX20KE 系列器件介绍 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 4 应答器报文译码的FPGA 实现 | 第32-48页 |
| ·FPGA 实现译码的总体方案 | 第32-34页 |
| ·子模块的设计实现 | 第34-46页 |
| ·数据输入模块的设计实现 | 第34-37页 |
| ·数据校验模块的设计实现 | 第37-39页 |
| ·数据有效性分析模块的设计实现 | 第39-41页 |
| ·数据译码模块的设计实现 | 第41-45页 |
| ·数据可靠性分析模块的设计实现 | 第45页 |
| ·数据输出模块的设计实现 | 第45-46页 |
| ·顶层模块的设计实现 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 5 应答器报文译码仿真分析 | 第48-65页 |
| ·仿真与综合简介 | 第48-50页 |
| ·功能模块的仿真分析 | 第50-62页 |
| ·数据输入模块的仿真分析 | 第51-53页 |
| ·数据校验模块的仿真分析 | 第53-54页 |
| ·数据有效性分析模块的仿真分析 | 第54-56页 |
| ·数据译码模块的仿真分析 | 第56-60页 |
| ·数据可靠性分析模块的仿真分析 | 第60-62页 |
| ·数据输出模块的仿真分析 | 第62页 |
| ·顶层模块的仿真分析 | 第62-63页 |
| ·FPGA 资源利用情况 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6 总结与展望 | 第65-66页 |
| ·论文工作总结 | 第65页 |
| ·后续工作展望 | 第65-66页 |
| 参考资料 | 第66-68页 |
| 作者简历 | 第68-70页 |
| 学位论文数据集 | 第70页 |