| 摘要 | 第1-3页 |
| Abstract | 第3-9页 |
| 第一章 绪论 | 第9-24页 |
| ·研究的背景与意义 | 第9-15页 |
| ·视频编解码标准的发展状况 | 第9-13页 |
| ·H.264/AVC 视频编解码技术的发展现状 | 第13-15页 |
| ·H.264/AVC 视频编解码标准综述 | 第15-19页 |
| ·H.264/AVC 编码档次的划分 | 第15-16页 |
| ·H.264/AVC 的输入图像类型 | 第16页 |
| ·H.264/AVC 编码标准的分层结构 | 第16页 |
| ·H.264/AVC 编码器的框架结构 | 第16-17页 |
| ·H.264/AVC 标准的重要技术特点 | 第17-19页 |
| ·H.264/AVC 编码器结构简介 | 第19页 |
| ·H.264/AVC 视频编码中的分数像素运动估计（FME） | 第19-20页 |
| ·FME 的VLSI 设计中所针对的主要问题 | 第20-22页 |
| ·论文中的工作和创新 | 第22页 |
| ·论文的结构和层次 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第二章 分数像素运动估计（FME）的整体结构 | 第24-33页 |
| ·分数像素运动估计（FME）模块简介 | 第24-25页 |
| ·分数像素运动估计（FME）的结构 | 第25-31页 |
| ·全复用的FME 设计结构 | 第27-28页 |
| ·部分功能模块复用的FME 结构 | 第28-29页 |
| ·基于流水的FME 设计结构 | 第29-30页 |
| ·基于插值数据缓存的FME 结构 | 第30-31页 |
| ·论文中FME 设计结构的确定 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 分数像素运动估计（FME）模块的VLSI 设计 | 第33-62页 |
| ·分数像素插值单元 | 第33-47页 |
| ·亮度像素的1/2 插值 | 第33-37页 |
| ·亮度像素的1/2 插值单元 | 第37-40页 |
| ·亮度像素的1/4 插值 | 第40页 |
| ·亮度像素的1/4 插值单元 | 第40-41页 |
| ·色度像素插值结构 | 第41-43页 |
| ·分数像素插值算法的优化调整 | 第43-47页 |
| ·图像匹配失真度（SATD）的计算 | 第47-50页 |
| ·SATD 的计算单元（Processing Unit, PU） | 第48-49页 |
| ·SATD 的计算阵列 | 第49-50页 |
| ·分数运动矢量代价产生器 | 第50-53页 |
| ·运动矢量代价的计算 | 第50-51页 |
| ·分数运动矢量代价产生器的设计约束 | 第51-52页 |
| ·分数运动矢量代价产生器的硬件实现结构 | 第52-53页 |
| ·分数像素的可变块运动估计 | 第53-54页 |
| ·1/2 像素运动估计单元 | 第54-55页 |
| ·1/4 像素运动估计单元 | 第55-56页 |
| ·分数像素运动估计中的率失真优化（RDO） | 第56-59页 |
| ·率失真优化控制下的运动估计 | 第56-57页 |
| ·宏块编码模式选取的实现结构 | 第57-59页 |
| ·帧间运动补偿（MC）的实现 | 第59页 |
| ·FME 的流水实现 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第四章 分数像素运动估计（FME）模块的FPGA 验证与结论 | 第62-72页 |
| ·设计验证的软硬件平台 | 第62-63页 |
| ·FPGA 验证的指导思想 | 第63页 |
| ·1/2 像素运动估计模块的设计验证 | 第63-70页 |
| ·1/2 像素插值单元的FPGA 验证 | 第63-66页 |
| ·SATD 计算单元（PU）的FPGA 验证 | 第66-68页 |
| ·1/2 像素运动矢量代价产生器的验证 | 第68-69页 |
| ·1/2 像素匹配比较器的FPGA 验证 | 第69页 |
| ·1/2 像素运动估计单元的FPGA 验证结论 | 第69-70页 |
| ·1/4 像素运动估计模块的FPGA 验证结论 | 第70页 |
| ·运动补偿模块的FPGA 验证结论 | 第70页 |
| ·FME 有限状态机的FPGA 验证结论 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-75页 |
| ·回顾和总结 | 第72-74页 |
| ·下一步工作的展望 | 第74-75页 |
| 攻读学位期间的学术成果 | 第75-76页 |
| 参考文献 | 第76-81页 |
| 致谢 | 第81页 |
