基于ARM的FPGA高速运算模块的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究背景和意义 | 第10-12页 |
| ·关键技术的研究现状 | 第12-13页 |
| ·主要研究内容和思路 | 第13-14页 |
| ·本章小结 | 第14-15页 |
| 第2章 课题所涉及的主要理论与技术 | 第15-21页 |
| ·嵌入式系统ARM | 第15页 |
| ·现场可编程逻辑门阵列FPGA | 第15-18页 |
| ·查找表逻辑结构 | 第16-17页 |
| ·FPGA 设计流程与原则 | 第17-18页 |
| ·硬件描述语言VHDL | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 高速运算基本单元设计 | 第21-45页 |
| ·引言 | 第21页 |
| ·IEEE - 754 浮点运算标准 | 第21-23页 |
| ·浮点数的加减法运算 | 第23-28页 |
| ·浮点数加减法的基本方法 | 第23-26页 |
| ·基于流水线的浮点数加法运算的设计 | 第26-27页 |
| ·浮点数加法的程序设计 | 第27-28页 |
| ·浮点数乘法运算 | 第28-32页 |
| ·浮点数乘法的基本方法 | 第28-29页 |
| ·采用流水线技术的浮点乘法实现 | 第29-31页 |
| ·乘法模块的程序设计 | 第31-32页 |
| ·浮点数除法运算 | 第32-35页 |
| ·浮点数除法运算基本规则 | 第32-33页 |
| ·浮点数除法实现流程图 | 第33-34页 |
| ·浮点数除法的VHDL 设计 | 第34-35页 |
| ·浮点数开方运算 | 第35-39页 |
| ·浮点数开方运算基本规则 | 第35-36页 |
| ·基于牛顿迭代算法的开方运算实现 | 第36-37页 |
| ·浮点数开方运算流程图与VHDL 程序设计 | 第37-39页 |
| ·浮点数三角函数运算 | 第39-44页 |
| ·CORDIC 算法 | 第40-42页 |
| ·CORDIC 算法的VHDL 程序设计 | 第42-44页 |
| ·基于CORDIC 算法的浮点数三角函数实现 | 第44页 |
| ·本章小结 | 第44-45页 |
| 第4章 算法硬化设计与硬件电路实现 | 第45-58页 |
| ·算法硬化设计 | 第45-47页 |
| ·算法硬化技术 | 第45-46页 |
| ·算法硬化设计步骤 | 第46-47页 |
| ·A RM 与FPGA 的嵌入式系统设计 | 第47-48页 |
| ·硬件电路实现 | 第48-57页 |
| ·ARM 主控模块及相关电路设计 | 第49-53页 |
| ·FPGA 算法硬化模块及相关电路设计 | 第53-56页 |
| ·电路板的实现 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 系统仿真、测试与结果分析 | 第58-66页 |
| ·软件开发环境 | 第58-60页 |
| ·硬件电路的测试平台 | 第60-63页 |
| ·系统测试与结果分析 | 第63-66页 |
| ·运算速度测试及结果分析 | 第63-65页 |
| ·运算性能测试过程及结果 | 第65-66页 |
| 第6章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间发表的论文及参与的科研工作 | 第72-73页 |
| 致谢 | 第73页 |
