摘要 | 第1-5页 |
ABSTRACT | 第5-12页 |
第一章 绪论 | 第12-16页 |
·数字通信系统的基本结构 | 第12-13页 |
·信道编码概述 | 第13-15页 |
·LDPC 码的特点及研究情况 | 第13-14页 |
·Turbo 码的特点及研究情况 | 第14-15页 |
·本文的主要工作及内容安排 | 第15-16页 |
第二章 LDPC 码基本原理 | 第16-28页 |
·LDPC 码的定义及表示方法 | 第16-18页 |
·LDPC 码的校验矩阵表示法 | 第16-17页 |
·LDPC 码的Tanner 图表示法 | 第17-18页 |
·LDPC 码的编码 | 第18-20页 |
·高斯消元法 | 第18-19页 |
·基于近似下三角矩阵的有效编码 | 第19-20页 |
·LDPC 码的BP 译码算法 | 第20-24页 |
·LDPC 码BP 算法的性能模拟 | 第24-27页 |
·小结 | 第27-28页 |
第三章 LDPC 码的简化编/译码算法 | 第28-36页 |
·基于生成矩阵的非正规LDPC 码 | 第28-32页 |
·基于生成矩阵的非正规LDPC 码的编码 | 第28-29页 |
·基于生成矩阵的非正规LDPC 码的BP 译码算法 | 第29-30页 |
·基于生成矩阵的非正规LDPC 码的性能模拟 | 第30-32页 |
·LDPC 码译码算法的简化 | 第32-35页 |
·Log_BP 译码算法 | 第32-33页 |
·BP_Based 译码算法 | 第33页 |
·简化译码算法的性能仿真 | 第33-35页 |
·小结 | 第35-36页 |
第四章 Turbo 码基本原理 | 第36-47页 |
·Turbo 码编码基本原理 | 第36-37页 |
·Turbo 码的迭代译码算法 | 第37-43页 |
·Turbo 码译码器结构 | 第37页 |
·MAP 算法 | 第37-41页 |
·改进的MAP 算法 | 第41-42页 |
·SOVA 算法 | 第42-43页 |
·Turbo 码译码性能仿真分析 | 第43-46页 |
·小结 | 第46-47页 |
第五章 Turbo 码交织器研究 | 第47-53页 |
·对称交织器 | 第47-48页 |
·归零交织器 | 第48页 |
·归零奇偶对称交织器的构造方法 | 第48-49页 |
·仿真结果与分析 | 第49-52页 |
·小结 | 第52-53页 |
第六章 Turbo 码的可实现译码结构 | 第53-62页 |
·Turbo 码的并行译码结构 | 第53-58页 |
·并行译码结构基本原理 | 第53-54页 |
·并行译法结构中交织器的设计 | 第54-58页 |
·Turbo 码的串行译码结构 | 第58-61页 |
·串行译码结构基本原理 | 第58-59页 |
·基于MAX_Log_MAP 算法的优化算法 | 第59-61页 |
·改进算法仿真分析 | 第61页 |
·小结 | 第61-62页 |
第七章 Turbo 码的编/译码器实现 | 第62-75页 |
·FPGA 设计概述 | 第62-65页 |
·FPGA 设计的流程 | 第62-64页 |
·FPGA 的设计工具 | 第64-65页 |
·硬件描述语言的选择 | 第65页 |
·系统参数的选取 | 第65-67页 |
·分量编码器 | 第65页 |
·交织器 | 第65-66页 |
·码率 | 第66页 |
·迭代次数 | 第66页 |
·量化位数 | 第66-67页 |
·Turbo 码编/译码器的FPGA 实现 | 第67-74页 |
·Turbo 码交织器实现 | 第67-68页 |
·Turbo 码编码器实现 | 第68-69页 |
·Turbo 码译码器实现 | 第69-73页 |
·Turbo 码编/译码器性能分析及资源消耗 | 第73-74页 |
·小结 | 第74-75页 |
第八章 迭代译码算法分析 | 第75-82页 |
·Turbo 码和LDPC 码的编/译码性能比较 | 第75-77页 |
·编码性能比较 | 第75-76页 |
·译码性能比较 | 第76-77页 |
·Turbo 码和LDPC 码性能比较总结 | 第77页 |
·Turbo 码和LDPC 码译码算法之间的联系 | 第77-81页 |
·LDPC 码的turbo 码译码算法 | 第77-80页 |
·Turbo 码和LDPC 码的级联 | 第80-81页 |
·小结 | 第81-82页 |
第九章 本文总结 | 第82-83页 |
参考文献 | 第83-86页 |
致谢 | 第86-87页 |
攻读硕士学位期间发表的学术论文 | 第87页 |