粗粒度数据流网络处理器体系结构研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景 | 第12-16页 |
| ·网络处理器简介 | 第12页 |
| ·网络处理器体系结构分类 | 第12-14页 |
| ·网络处理器设计的关键技术 | 第14-16页 |
| ·课题研究内容 | 第16页 |
| ·课题研究主要成果 | 第16页 |
| ·论文组织结构 | 第16-18页 |
| 第二章 CDNP体系结构 | 第18-27页 |
| ·研究背景 | 第18-21页 |
| ·控制流Vs.数据流 | 第18-19页 |
| ·控制流网络处理器特点 | 第19-21页 |
| ·CDNP体系结构模型 | 第21-24页 |
| ·细粒度数据流网络处理器 | 第21-22页 |
| ·CDNP整体架构 | 第22-24页 |
| ·CDNP报文处理流程 | 第24-25页 |
| ·CDNP设计评价 | 第25-26页 |
| ·本章总结 | 第26-27页 |
| 第三章 CDNP处理单元关键技术 | 第27-35页 |
| ·PE基本逻辑结构 | 第27-28页 |
| ·微核实现方式 | 第28-30页 |
| ·令牌处理机制 | 第30-32页 |
| ·帧缓冲(FB)管理 | 第32-34页 |
| ·本章总结 | 第34-35页 |
| 第四章 CDNP的令牌处理路径调度 | 第35-46页 |
| ·问题描述和性能评价标准 | 第35-37页 |
| ·动态令牌处理路径调度算法DTPPS | 第37-41页 |
| ·DTPPS算法设计思想 | 第37-38页 |
| ·PE负载衡量 | 第38-39页 |
| ·令牌处理路径调度激活条件 | 第39-40页 |
| ·DTPPS算法描述 | 第40-41页 |
| ·性能评价 | 第41-45页 |
| ·CTPPSS模拟器配置 | 第41-42页 |
| ·DTPPS算法性能结果 | 第42-45页 |
| ·本章总结 | 第45-46页 |
| 第五章 CDNP原型系统设计 | 第46-57页 |
| ·总体设计结构 | 第46-47页 |
| ·硬件处理模块设计 | 第47-53页 |
| ·基于LEON3的PE设计 | 第47-51页 |
| ·入口/出口管理引擎设计 | 第51-52页 |
| ·通信网络设计 | 第52-53页 |
| ·软件设计结构 | 第53-54页 |
| ·实现关键问题探讨 | 第54-56页 |
| ·下一步工作 | 第56-57页 |
| 第六章 结束语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 作者在学期间取得的学术成果 | 第62-63页 |
| 附录A CLO指令扩展方法 | 第63-67页 |
| A.1 CLO指令编码(sparc.vhd) | 第63页 |
| A.2 CLO指令逻辑实现(iu3.vhd) | 第63-67页 |
| 附录B CDNP令牌处理路径调度模拟器 | 第67-68页 |
