SDH传输网中时钟提取技术的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·课题来源 | 第7页 |
| ·课题研究的目的和意义 | 第7-8页 |
| ·本文的研究内容 | 第8页 |
| ·各章节的安排 | 第8-9页 |
| 第二章 数字同步网技术 | 第9-21页 |
| ·我国数字同步网的历史及现状 | 第9-10页 |
| ·同步网中的时钟源 | 第10-11页 |
| ·同步网中的基本概念 | 第11-17页 |
| ·数字通信网实现网同步的必要性 | 第17-18页 |
| ·数字同步网的规划 | 第18-21页 |
| ·BITS同步定时分配 | 第18-21页 |
| 第三章 同步定时信号的传输 | 第21-27页 |
| ·SDH传送同步网定时的方法和特点 | 第21-24页 |
| ·SDH定时路径模型 | 第21-22页 |
| ·SDH信号传递定时的原理 | 第22-23页 |
| ·SETS的结构与功能 | 第23页 |
| ·SDH网传送同步网定时的一些特点 | 第23-24页 |
| ·PDH和SDH传送定时信息的区别 | 第24页 |
| ·SDH设备定时 | 第24-26页 |
| ·SDH设备类型及其时钟性能 | 第24页 |
| ·SDH设备的同步工作模式 | 第24-25页 |
| ·SDH设备的定时工作方式 | 第25-26页 |
| ·同步状态消息SSM | 第26-27页 |
| ·SSM字节的引入 | 第26页 |
| ·编码方式 | 第26-27页 |
| 第四章 SEC的系统结构和功能 | 第27-31页 |
| ·输入参考源说明 | 第27-28页 |
| ·输出时钟信号说明 | 第28页 |
| ·SEC的工作模式 | 第28-29页 |
| ·小结 | 第29-31页 |
| 第五章 同步状态信息处理与时钟分配单元设计 | 第31-35页 |
| ·通断控制及丢失检测 | 第31页 |
| ·时钟提取、E1解帧、SSM提取 | 第31-33页 |
| ·微机接口 | 第33页 |
| ·本单元其它模块 | 第33页 |
| ·小结 | 第33-35页 |
| 第六章 数字锁相环的设计与实现 | 第35-55页 |
| ·概述 | 第35-36页 |
| ·数字锁相环性能的理论分析 | 第36-39页 |
| ·数字锁相环的基本结构 | 第36-37页 |
| ·数字锁相环的数学模型 | 第37-38页 |
| ·数字锁相环的理论分析 | 第38-39页 |
| ·数字锁相环的电路设计 | 第39-46页 |
| ·鉴频器和分频器1 | 第39-42页 |
| ·鉴相器和分频器2 | 第42-44页 |
| ·环路滤波器 | 第44-46页 |
| ·数字锁相环工作模式 | 第46-51页 |
| ·源检测模块 | 第48页 |
| ·模式选择模块 | 第48-49页 |
| ·保持状态控制模块 | 第49页 |
| ·模式转换中出现的问题及解决的办法 | 第49-51页 |
| ·数字锁相环的FPGA实现 | 第51-53页 |
| ·数字锁相环特点 | 第53-54页 |
| ·小结 | 第54-55页 |
| 第七章 SEC定时特性测试 | 第55-59页 |
| ·频率准确度 | 第55-56页 |
| ·时钟限制噪声指标—锁定下的相位漂移 | 第56-57页 |
| ·短期相位瞬变 | 第57页 |
| ·噪声传递特性 | 第57-58页 |
| ·小结 | 第58-59页 |
| 结论 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 研究成果 | 第65页 |
