基于DSP+FPGA架构视频处理系统设计及其实现
| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| ·引言 | 第8页 |
| ·图像跟踪系统发展状况 | 第8-9页 |
| ·FPGA与DSP各自特点 | 第9-10页 |
| ·论文主要研究内容 | 第10-12页 |
| 第二章 相关技术分析 | 第12-22页 |
| ·CCIR-656视频信号标准 | 第12-14页 |
| ·采样频率 | 第12页 |
| ·分辨率 | 第12-13页 |
| ·传输格式 | 第13-14页 |
| ·存储器介绍 | 第14-16页 |
| ·SDRAM | 第14页 |
| ·SRAM | 第14-15页 |
| ·FLASH | 第15-16页 |
| ·FIFO | 第16页 |
| ·图像识别算法 | 第16-22页 |
| ·基于目标运动特性的识别 | 第16-17页 |
| ·自适应波门搜索 | 第17-18页 |
| ·匹配搜索 | 第18-20页 |
| ·预测跟踪 | 第20-22页 |
| 第三章 系统总体设计 | 第22-34页 |
| ·概述 | 第22-23页 |
| ·系统总体构建 | 第23-26页 |
| ·系统硬件构建 | 第26-31页 |
| ·DSP系统硬件资源 | 第27-28页 |
| ·FPGA系统硬件资源 | 第28-30页 |
| ·协处理的硬件架构 | 第30-31页 |
| ·系统图像处理流程设计 | 第31-34页 |
| ·图像处理算法的实现研究 | 第31-33页 |
| ·系统图像处理流程图 | 第33-34页 |
| 第四章 基于DSP的视频处理单元设计 | 第34-50页 |
| ·概述 | 第34-35页 |
| ·EMIF控制器接口设计 | 第35-37页 |
| ·EDMA结构及EDMA通道的设计 | 第37-44页 |
| ·EDMA控制器的结构 | 第37-39页 |
| ·EDMA传输机制 | 第39-41页 |
| ·EDMA的传输优先级 | 第40页 |
| ·EDMA的PDT传输 | 第40-41页 |
| ·DSP与FPGA间的数据交换 | 第41-44页 |
| ·基于双EDMA通道连锁的视频数据传输 | 第41-42页 |
| ·EDMA链表在场合成中的使用 | 第42-43页 |
| ·EDMA链表和连锁在视频处理中的使用 | 第43-44页 |
| ·DSP中图像匹配算法的实现 | 第44-46页 |
| ·FLASH引导装载研究与设计 | 第46-50页 |
| ·二次BOOTLOADER | 第46-47页 |
| ·FLASH引导过程 | 第47页 |
| ·链接 | 第47-48页 |
| ·写自加载功能的定制代码 | 第48-49页 |
| ·FLASH编程 | 第49-50页 |
| 第五章 基于FPGA的视频采集与显示单元设计 | 第50-64页 |
| ·概述 | 第50-51页 |
| ·视频数据采集模块的设计 | 第51-52页 |
| ·视频数据缓存模块的设计 | 第52-54页 |
| ·SDRAM控制器实现FPGA内存管理 | 第54-58页 |
| ·SDRAM的基本操作 | 第55-56页 |
| ·SDRAM控制器的设计 | 第56-58页 |
| ·视频预处理模块的设计 | 第58页 |
| ·视频叠加显示模块的设计 | 第58-64页 |
| ·视频叠加原理 | 第59-60页 |
| ·OSD总体介绍 | 第60-61页 |
| ·视频叠加模块实现 | 第61-64页 |
| 第六章 总结全文 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 发表或已录用学术 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附图 | 第71页 |
