| 第一章 绪论 | 第1-12页 |
| ·锁相频率合成器的发展概况及现状 | 第8-9页 |
| ·锁相频率合成器面临的主要问题 | 第9-10页 |
| ·研究内容和本论文章节安排 | 第10-12页 |
| 第二章 Σ-Δ 调制小数分频率锁相频率合成器总体方案设计 | 第12-21页 |
| ·频率合成器设计需求 | 第12-13页 |
| ·频率合成器指标 | 第13-15页 |
| ·频率合成器设计方案 | 第15-21页 |
| 第三章 Σ-Δ调制模块设计 | 第21-33页 |
| ·Σ-Δ调制技术 | 第21-27页 |
| ·∑-Δ调制器噪声整形 | 第23-25页 |
| ·多阶∑-Δ调制器的结构设计 | 第25-27页 |
| ·三阶∑-△调制器的算法 | 第27-29页 |
| ·用累加器实现的∑-△调制器 | 第29-33页 |
| ·∑-△调制的PLL 仿真 | 第31-33页 |
| 第四章 Σ-Δ调制小数分频锁相频率合成器电路设计 | 第33-53页 |
| ·鉴频鉴相器设计 | 第33-36页 |
| ·鉴频鉴相器产生噪声的分析 | 第36页 |
| ·辅助调频电路 | 第36-37页 |
| ·电荷泵电路设计 | 第37-39页 |
| ·电荷泵电路中的加速电路 | 第39页 |
| ·环路滤波器的设计 | 第39-41页 |
| ·压控振荡器设计 | 第41-45页 |
| ·取样混频器及椭圆滤波器设计 | 第45-48页 |
| ·分频器设计 | 第48-49页 |
| ·小数分频控制数据格式 | 第49-51页 |
| ·锁相环中的噪声分析 | 第51-53页 |
| 第五章 硬件调试及其分析 | 第53-57页 |
| ·测试结果 | 第53-55页 |
| ·调试中的问题及解决结果 | 第55-57页 |
| 第六章 结束语 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |
| 攻硕期间取得的研究成果 | 第61页 |