| 第一章 引言 | 第1-14页 |
| ·课题背景技术简介 | 第8-9页 |
| ·高端路由器发展现状浅析 | 第9-12页 |
| ·该研究工作的实用价值 | 第12页 |
| ·该研究工作要达到的目的 | 第12-13页 |
| ·课题来源 | 第13-14页 |
| 第二章 流量管理中的关键技术简介 | 第14-23页 |
| ·高端路由器设计的关键技术 | 第14-15页 |
| ·核心软件 | 第14-15页 |
| ·高性能芯片和网络处理器技术 | 第15页 |
| ·路由查找与其它流量管理技术 | 第15页 |
| ·超大容量交换网络关键技术简介 | 第15-16页 |
| ·高速接口技术 | 第16-19页 |
| ·SP14.2 净荷规范 | 第17页 |
| ·SP14.2 控制字规范 | 第17-18页 |
| ·SP14.2 的状态通道 | 第18-19页 |
| ·STRATIX Gx 器件简介 | 第19-23页 |
| 第三章 TMP 芯片系统功能及结构概述 | 第23-35页 |
| ·IMP 芯片运用背景 | 第23-24页 |
| ·系统模块划分和数据流程 | 第24-31页 |
| ·系统概述 | 第24-26页 |
| ·系统模块划分 | 第26-29页 |
| ·系统数据流向 | 第29-31页 |
| ·系统时钟结构 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 IMP 芯片关键模块的设计和难点技术研究 | 第35-63页 |
| ·SP14.2 接收模块 | 第35-38页 |
| ·POS. PHY LEVEL4 MEGACORE 简介 | 第35-36页 |
| ·RECEIVER 模块简介 | 第36-38页 |
| ·INQ 上行队列模块设计 | 第38-44页 |
| ·INQ 模块的原理和结构 | 第38-40页 |
| ·INQ 模块详细设计 | 第40-44页 |
| ·LBP 标签处理模块设计 | 第44-51页 |
| ·LBP 模块的原理和结构 | 第44-45页 |
| ·LBP 模块详细设计 | 第45-51页 |
| ·FMP 芯片设计实现中难点技术小结 | 第51-62页 |
| ·信号穿越时钟域设计 | 第51-56页 |
| ·高效缓存算法设计 | 第56-58页 |
| ·安全状态机设计 | 第58-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 TMP 芯片关键模块实现和验证分析 | 第63-79页 |
| ·FMP 芯片设计流程分析 | 第63-65页 |
| ·关键模块电路实现结果 | 第65-66页 |
| ·关键模块时序仿真结果 | 第66-77页 |
| ·时序仿真方案 | 第66-71页 |
| ·SP14.2 IPCORE 时序仿真结果 | 第71-74页 |
| ·INQ 模块时序仿真结果 | 第74-76页 |
| ·LBP 模块时序仿真结果 | 第76-77页 |
| ·本章小结 | 第77-79页 |
| 第六章 系统硬件测试 | 第79-87页 |
| ·测试环境简介 | 第79-81页 |
| ·硬件测试方案介绍 | 第81-82页 |
| ·INQ 模块上板验证结果 | 第82-84页 |
| ·LBP 模块上板验证结果 | 第84-86页 |
| ·本章小结 | 第86-87页 |
| 第七章 结束语及展望 | 第87-88页 |
| 参考文献 | 第88-89页 |
| 致谢 | 第89-90页 |
| 附录:论文缩略语列表 | 第90-91页 |
| 个人简历 | 第91页 |