首页--工业技术论文--一般工业技术论文--摄影技术论文--摄影机具与设备论文--暗房设备、洗印设备论文

基于CPLD的数码冲印输出控制系统设计与实现

第一章 绪论第1-12页
 1.1 引言第7页
 1.2 本课题的研究背景第7-12页
  1.2.1 激光数码冲印系统的研究背景及意义第7-11页
  1.2.2 本课题的提出第11-12页
第二章 输出控制系统基本原理和解决方案第12-19页
 2.1 激光数码冲印系统概述第12-15页
  2.1.1 数字输入部分第12-13页
  2.1.2 数字图象处理部分第13-14页
  2.1.3 数字输出第14-15页
 2.2 系统主要组成和工作原理第15-16页
  2.2.1 激光的显示和记录设备第15页
  2.2.2 激光数码相纸打印机第15页
  2.2.3 输出控制系统第15-16页
  2.2.4 激光数码冲印系统的工作流程第16页
 2.3 基于CPLD技术的输出控制部分解决方案第16-19页
  2.3.1 时序扫描电平发生电路的设计及其CPLD实现方案第17-18页
  2.3.2 高速缓存控制电路的设计及其CPLD实现第18-19页
第三章 可编程逻辑器件基本原理及系统应用第19-22页
 3.1 可编程逻辑器件的发展历程第19-20页
 3.2 CPLD逻辑实现原理第20页
 3.3 HDL语言第20-21页
 3.4 CPLD的系统应用第21-22页
第四章 系统开发平台设计第22-38页
 4.1 CPLD的选型第22-24页
  4.1.1 Altera系列CPLD介绍第22-23页
  4.1.2 AlteraMAX3256ACPLD介绍第23-24页
 4.2 CPLD开发工具选择第24-27页
  4.2.1 CPLD开发工具及流程概述第24-27页
  4.2.2 Altera集成设计环境Quartus介绍第27页
 4.3 PCI接口数据卡选择第27-29页
 4.4 FIFO的选择第29-32页
 4.5 外围电路器件选择第32-38页
  4.5.1 电源芯片选择第32-35页
  4.5.2 D/A的选择第35-36页
  4.5.3 运放的选择第36-38页
第五章 CPLD模块设计第38-55页
 5.1 分频(CLOCK DIVISION)模块第38-42页
 5.2 振镜扫描电平产生模块第42-44页
 5.3 状态机模块第44-46页
  5.3.1 有限状态机(FSM)的定义和分类第44页
  5.3.2 有限状态机的VHDL描述第44-45页
  5.3.3 系统对状态机的引入第45-46页
 5.4 高速缓存控制模块第46-54页
  5.4.1 高速缓存系统构造方案第46-48页
  5.4.2 主要控制信号的逻辑分析第48-54页
 5.5 CPLD综合结果第54-55页
  5.5.1 LAB Macrocells分布图第54页
  5.5.2 器件相关参数第54-55页
第六章 硬件电路设计第55-67页
 6.1 电源电路设计第55-58页
  6.1.1 电源滤波电路设计第55-57页
  6.1.2 电平转换部分设计第57-58页
  6.1.3 地电平分布设计第58页
 6.2 D/A转换电路设计第58-60页
 6.3 运算放大器电路设计第60-61页
 6.4 电路抗干扰(EMI)设计第61-67页
  6.4.1 整体布局设计第61-62页
  6.4.2 手动走线设计第62页
  6.4.3 阻抗匹配设计第62-63页
  6.4.4 其它抗干扰设计第63-67页
第七章 系统软件设计第67-79页
 7.1 系统应用程序框架第67-68页
 7.2 PCI控制接口第68-72页
  7.2.1 PCI7200卡API函数第68页
  7.2.2 数据输出控制流程第68-72页
 7.3 打印控制第72-74页
 7.4 振镜控制第74-75页
 7.5 声光调试第75-79页
第八章 总结与展望第79-80页
附录1 系统实验波形第80-84页
附录2 攻读硕士学位期间发表论文第84-85页
参考文献第85-88页

论文共88页,点击 下载论文
上一篇:固化动力学研究及其计算机处理系统的实现
下一篇:铸态铁素体低碳球墨铸铁的研究