红外视频目标检测系统中FPGA单元设计与实现
| 第一章 前言 | 第1-15页 |
| 1．1 课题来源与研究任务 | 第9-10页 |
| 1．2 相关技术的发展动态 | 第10-15页 |
| 1．3．1 电子系统的设计发展 | 第10-12页 |
| 1．3．2 可编程器件的发展 | 第12-13页 |
| 1．3．3 实时图像处理系统的发展 | 第13-15页 |
| 第二章 系统硬件方案设计 | 第15-21页 |
| 2．1 系统概述 | 第15页 |
| 2．2 整个系统对硬件平台的要求 | 第15-16页 |
| 2．3 硬件总体方案 | 第16-21页 |
| 2．3．1 方案框图 | 第17页 |
| 2．3．2 结构说明 | 第17-21页 |
| 第三章 VHDL语言设计方法 | 第21-35页 |
| 3．1 VHDL语言简介 | 第21-24页 |
| 3．1．1 VHDL语言的发展背景 | 第21-22页 |
| 3．1．2 VHDL语言的基本框架 | 第22-23页 |
| 3．1．3 VHDL语言设计方法的优点 | 第23-24页 |
| 3．2 VHDL语言设计 | 第24-29页 |
| 3．2．1 VHDL语言设计方式 | 第24-26页 |
| 3．2．2 系统方案设计 | 第26-27页 |
| 3．2．3 VHDL语言描述 | 第27-28页 |
| 3．2．4 VHDL的仿真 | 第28-29页 |
| 3．3 VHDL语言设计中应注意的问题 | 第29-35页 |
| 3．3．1 减少关键信号通道的逻辑层次 | 第30-31页 |
| 3．3．2 共享硬件资源 | 第31-32页 |
| 3．3．3 提高硬件资源的利用率 | 第32页 |
| 3．3．4 避免出现不必要的锁存器 | 第32-35页 |
| 第四章 FPGA器件简介 | 第35-44页 |
| 4．1 FPGA简介 | 第35-36页 |
| 4．2 VIRTEX-E系列的特点 | 第36页 |
| 4．3 VIRTEX-E系列结构 | 第36-44页 |
| 4．3．1 VIRTEX-E阵列 | 第36-37页 |
| 4．3．2 输入输出模块 | 第37-39页 |
| 4．3．3 可配置逻辑块（CLB） | 第39-41页 |
| 4．3．4 可编程的布线资源 | 第41-43页 |
| 4．3．5 延迟锁相环（DLL） | 第43-44页 |
| 第五章 系统中FPGA的设计应用 | 第44-65页 |
| 5．1 FPGA任务分析及模块划分 | 第44-48页 |
| 5．1．1 顶层模块的划分 | 第45页 |
| 5．1．2 数据预处理模块的划分 | 第45-47页 |
| 5．1．3 逻辑控制模块的划分 | 第47-48页 |
| 5．2 各模块的具体实现 | 第48-65页 |
| 5．2．1 图像数据处理模块的实现 | 第48-58页 |
| 5．2．1．1 寄存器组 | 第48-49页 |
| 5．2．1．2 数模通道选择单元 | 第49-50页 |
| 5．2．1．3 图像亚采样单元 | 第50-52页 |
| 5．2．1．4 FIFO读控制单元 | 第52-53页 |
| 5．2．1．5 FIFO的复位和对总线的占用 | 第53-55页 |
| 5．2．1．6 图像数据装配单元 | 第55-56页 |
| 5．2．1．7 地址发生器 | 第56-57页 |
| 5．2．1．8 SRAM写控制单元 | 第57-58页 |
| 5．2．2 同步逻辑控制模块的实现 | 第58-65页 |
| 5．2．2．1 寄存器组 | 第58-59页 |
| 5．2．2．2 中断单元 | 第59页 |
| 5．2．2．3 DSP读写控制单元 | 第59-61页 |
| 5．2．2．4 PCI9054读写控制单元 | 第61-63页 |
| 5．2．2．5 时序配合单元 | 第63-65页 |
| 第六章 基于FPGA的红外图像处理研究 | 第65-70页 |
| 6．1 直方图统计 | 第66-67页 |
| 6．2 中值滤波的基本原理及算法实现 | 第67-70页 |
| 结束语 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
| 个人简历 | 第74页 |
