| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-14页 |
| ·研究背景及意义 | 第11页 |
| ·国内外在该方向的发展现状及未来趋势 | 第11-13页 |
| ·论文内容概括 | 第13-14页 |
| 第二章 信号检测与参数估计理论 | 第14-31页 |
| ·信号检测算法 | 第14-19页 |
| ·相关检测算法及性能 | 第14-16页 |
| ·并行相关检测算法分析 | 第16-18页 |
| ·检测门限的确定 | 第18-19页 |
| ·信号起始点与脉宽估计 | 第19页 |
| ·信号幅度估计 | 第19-24页 |
| ·自相关累加法 | 第20-21页 |
| ·基于DFT 谱线的幅度估计法 | 第21-22页 |
| ·算法性能分析 | 第22-24页 |
| ·快速测频 | 第24-27页 |
| ·算法介绍 | 第24-26页 |
| ·算法应用及性能分析 | 第26-27页 |
| ·正弦波频率估计 | 第27-30页 |
| ·Rife 算法 | 第28-29页 |
| ·修正Rife 算法 | 第29页 |
| ·计算量与性能分析 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 系统FPGA 总体设计方案 | 第31-36页 |
| ·系统概述及总体结构框架 | 第31页 |
| ·系统指标和特点 | 第31-32页 |
| ·Xilinx 公司FPGA 器件开发系统与设计流程 | 第32-33页 |
| ·芯片型号的确定 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 基于FPGA 器件的系统的实现与仿真 | 第36-57页 |
| ·概述 | 第36-37页 |
| ·数据串并转换模块（addata_s2pv2） | 第37-39页 |
| ·并行相关检测估计模块（sch_dtct）中各子模块的设计思想及实现 | 第39-50页 |
| ·FIFO 存储器模块（myfifo） | 第39-40页 |
| ·信号自相关检测模块（one_ch_cor） | 第40-44页 |
| ·快速测频模块（ifm） | 第44页 |
| ·起始点与脉宽估计模块（est4k） | 第44-45页 |
| ·起始点与脉宽梯形法修正及信号幅度估计模块（stpwm） | 第45-47页 |
| ·最终的起始点、脉冲宽度、信号幅度、检测脉冲输出模块（stpwgen） | 第47-48页 |
| ·Rife 测频模块（rife） | 第48-49页 |
| ·小结 | 第49-50页 |
| ·系统的仿真和硬件调试 | 第50-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 VHDL 语言设计系统的经验总结 | 第57-64页 |
| ·如何优化VHDL 设计 | 第57-61页 |
| ·VHDL 优化方法 | 第57-58页 |
| ·本文系统设计中的一些VHDL 优化示例 | 第58-61页 |
| ·速度和面积的优化 | 第61-63页 |
| ·通过VHDL 设计优化系统速度 | 第61-62页 |
| ·通过VHDL 设计优化面积 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| ·工作总结 | 第64页 |
| ·课题特点 | 第64-65页 |
| ·课题展望 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-69页 |
| 在校期间的研究成果 | 第69页 |
