| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-18页 |
| ·课题背景、目的和意义 | 第13-16页 |
| ·课题背景 | 第13-14页 |
| ·课题目的和意义 | 第14-16页 |
| ·本文的研究内容和主要贡献 | 第16页 |
| ·低功耗QC-LDPC码解码器设计 | 第16页 |
| ·优化存储效率的NB-LDPC码解码器设计 | 第16页 |
| ·基于构造路径的高效NB-LDPC码解码算法及相应的VLSI设计 | 第16页 |
| ·论文结构 | 第16-17页 |
| ·课题来源 | 第17-18页 |
| 第二章 LDPC码基础回顾 | 第18-34页 |
| ·本章概述 | 第18页 |
| ·线性分组码 | 第18-19页 |
| ·伽罗华域基础知识 | 第19-21页 |
| ·二进制LDPC码的定义及其Tanner图表示 | 第21-23页 |
| ·二进制LDPC码解码算法 | 第23-28页 |
| ·BP解码算法-Binary LDPC codes | 第23-25页 |
| ·Min-Sum解码算法 | 第25-26页 |
| ·Layer解码算法 | 第26-28页 |
| ·NB-LDPC码定义 | 第28页 |
| ·NB-LDPC码解码算法 | 第28-32页 |
| ·BP解码算法-NB-LDPC codes | 第28-31页 |
| ·MS、EMS与Min-Max解码算法 | 第31-32页 |
| ·NB-LDPC码与二进制LDPC码的性能比较 | 第32-34页 |
| 第三章 低功耗准循环LDPC码解码器设计 | 第34-43页 |
| ·本章概述 | 第34页 |
| ·QC-LDPC码结构 | 第34-35页 |
| ·QC-LDPC码的解码算法及性能仿真 | 第35-38页 |
| ·Layered Min-Sum解码算法 | 第35-36页 |
| ·变长消息策略 | 第36-37页 |
| ·仿真结果与比较 | 第37-38页 |
| ·QC-LDPC码的低功耗解码器架构 | 第38-41页 |
| ·解码器的整体架构 | 第38-39页 |
| ·CNU结构 | 第39-40页 |
| ·VNU结构 | 第40-41页 |
| ·讨论与实现 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 高效NBQC-LDPC码解码器设计 | 第43-59页 |
| ·本章概述 | 第43页 |
| ·NBQC-LDPC码的解码算法及性能仿真 | 第43-50页 |
| ·Min-Max解码算法和Forward-Backward计算方式 | 第43-45页 |
| ·Ping-Pong Column-layered解码流程 | 第45-47页 |
| ·非规则量化策略 | 第47-49页 |
| ·解码仿真结果与比较 | 第49-50页 |
| ·NBQC-LDPC码解码器设计 | 第50-58页 |
| ·解码器的整体架构 | 第50-52页 |
| ·VNU和CNU结构 | 第52-57页 |
| ·解码器优势分析 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 NB-LDPC码高效校验节点处理结构 | 第59-70页 |
| ·本章概述 | 第59页 |
| ·NB-LDPC码的高效解码算法 | 第59-65页 |
| ·路径构造算法的VLSI结构 | 第65-68页 |
| ·排序模块结构 | 第65-66页 |
| ·路径构造模块 | 第66-68页 |
| ·Min-Max解码器结构 | 第68-69页 |
| ·TP-Min-Max NB-LDPC码解码器的顶层结构 | 第68-69页 |
| ·解码器优势分析 | 第69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·本文总结 | 第70页 |
| ·未来工作展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读学位期间发表的文章 | 第76-77页 |
