基于FPGA的Turbo码编译码器的硬件实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 引言 | 第10-16页 |
| ·Turbo码的产生背景 | 第10-11页 |
| ·研究现状 | 第11-14页 |
| ·论文的安排 | 第14-16页 |
| 第2章 Turbo码编译码器的数学原理 | 第16-26页 |
| ·编码器的数学模型 | 第16-19页 |
| ·译码器的数学模型 | 第19-25页 |
| ·SISO译码模块 | 第20-22页 |
| ·Log-MAP算法 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 Turbo编译码器的C语言实现 | 第26-39页 |
| ·程序流程介绍 | 第26-28页 |
| ·编码器部分的C程序介绍 | 第28-31页 |
| ·译码器部分的C程序介绍 | 第31-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 Turbo码的性能仿真 | 第39-52页 |
| ·不同分量码对Turbo码性能的影响 | 第39-43页 |
| ·不同迭代次数对Turbo码性能的影响 | 第43-46页 |
| ·不同信息序列长度对Turbo码性能的影响 | 第46-50页 |
| ·不同译码算法对Turbo码性能的影响 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 Turbo码的硬件实现 | 第52-64页 |
| ·使用的工具软件 | 第52-57页 |
| ·Quartus Ⅱ | 第52-53页 |
| ·SOPC | 第53-54页 |
| ·Nios Ⅱ集成开发环境 | 第54页 |
| ·嵌入式系统软硬件开发流程 | 第54-57页 |
| ·Turbo码编译码器的硬件实现 | 第57-63页 |
| ·软硬件环境 | 第57页 |
| ·内核定制 | 第57-59页 |
| ·参数选择 | 第59-61页 |
| ·硬件实验结果 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录A:Turbo码编译码器的C语言源程序 | 第71-91页 |
