机载数据链发射模块的设计实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-16页 |
| ·数据链的发展概况及现状 | 第8-11页 |
| ·频率合成技术的历史及现状 | 第11-15页 |
| ·论文的主要研究工作 | 第15-16页 |
| 第二章 系统总体方案 | 第16-19页 |
| ·系统的原理框图 | 第16-17页 |
| ·各部分的功能和特点 | 第17-18页 |
| ·应用环境和要求 | 第18-19页 |
| 第三章 PLL频率合成器的设计与实现 | 第19-33页 |
| ·PLL频率合成器的原理 | 第19-27页 |
| ·鉴相器 | 第20-23页 |
| ·环路滤波器 | 第23-25页 |
| ·压控振荡器 | 第25页 |
| ·预分频器 | 第25-26页 |
| ·锁相环路的主要性能分析 | 第26-27页 |
| ·频率合成器的设计实现 | 第27-33页 |
| ·ADF4107的内部结构和功能 | 第27-28页 |
| ·分频器参数的计算 | 第28-30页 |
| ·环路滤波器的设计 | 第30页 |
| ·寄存器的初始化 | 第30-33页 |
| 第四章 DDS捷变频频率合成器的设计实现 | 第33-48页 |
| ·DDS基本工作原理 | 第33-36页 |
| ·DDS的基本结构 | 第36-37页 |
| ·DDS的特点和发展趋势 | 第37-39页 |
| ·DDS的理想输出频谱 | 第39-40页 |
| ·非理想情况下DDS频谱特性 | 第40-43页 |
| ·相位截断效应对频谱影响 | 第41页 |
| ·DAC非理想特性对频谱影响 | 第41-42页 |
| ·ROM幅度量化误差对频谱影响 | 第42页 |
| ·DDS频谱特性改善方法 | 第42-43页 |
| ·DDS的设计与实现 | 第43-48页 |
| ·滤波器的设计 | 第46页 |
| ·相位噪声和杂散的分析 | 第46-48页 |
| 第五章 用FPGA实现系统控制 | 第48-57页 |
| ·FPGA简介 | 第48-54页 |
| ·ALTERA FPGA及集成开发环境简介 | 第49页 |
| ·FPGA结构特点及选型 | 第49-52页 |
| ·设计流程和芯片的配置 | 第52-54页 |
| ·控制电路的设计实现 | 第54-57页 |
| 第六章 系统的设计与实现 | 第57-71页 |
| ·实际电路设计制作及测试 | 第57-66页 |
| ·开关电路的设计 | 第57页 |
| ·LC带通滤波器的设计 | 第57-58页 |
| ·混频电路的设计 | 第58-60页 |
| ·本振放大电路的设计 | 第60-61页 |
| ·参考分配电路的设计 | 第61页 |
| ·参考倍频滤波放大电路的设计 | 第61-62页 |
| ·电磁兼容的设计 | 第62-66页 |
| ·系统联调及测试 | 第66-71页 |
| ·控制电路的调试 | 第67页 |
| ·DDS电路的调试 | 第67-68页 |
| ·PLL电路的调试 | 第68页 |
| ·混频电路放大电路的调试 | 第68页 |
| ·系统联调和测试结果 | 第68-71页 |
| 第七章 总结 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 附录 | 第76-77页 |
| 攻硕期间取得的研究成果 | 第77页 |
