| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 导航接收机研究发展趋势 | 第11-12页 |
| 1.4 论文内容安排及主要工作 | 第12-13页 |
| 第2章 卫星接收机的基本原理 | 第13-19页 |
| 2.1 卫星接收机的分类 | 第13-14页 |
| 2.1.1 超外差式接收机 | 第13页 |
| 2.1.2 直接下变频接收机 | 第13-14页 |
| 2.1.3 镜频抑制接收机 | 第14页 |
| 2.2 接收机的主要技术参数 | 第14-17页 |
| 2.2.1 输入特性 | 第14-15页 |
| 2.2.2 噪声 | 第15页 |
| 2.2.3 灵敏度 | 第15-16页 |
| 2.2.4 线性度 | 第16-17页 |
| 2.2.5 动态范围 | 第17页 |
| 2.2.6 频率选择性 | 第17页 |
| 2.3 本章总结 | 第17-19页 |
| 第3章 接收机射频前端电路模块设计 | 第19-33页 |
| 3.1 指标要求与方案设计 | 第19-21页 |
| 3.1.1 指标要求 | 第19页 |
| 3.1.2 技术方案设计 | 第19-21页 |
| 3.2 射频电路设计 | 第21-27页 |
| 3.2.1 射频电路方案设计 | 第21页 |
| 3.2.2 射频电路器件选择 | 第21-23页 |
| 3.2.3 B3-RF模块设计 | 第23-27页 |
| 3.3 频综电路设计 | 第27-31页 |
| 3.3.1 锁相环功能介绍 | 第27-28页 |
| 3.3.2 锁相环参数及设置 | 第28-29页 |
| 3.3.3 锁相环参数配置与仿真 | 第29-31页 |
| 3.4 整体PCB设计 | 第31-32页 |
| 3.5 本章总结 | 第32-33页 |
| 第4章 FPGA模块软件设计 | 第33-67页 |
| 4.1 顶层模块设计 | 第33-35页 |
| 4.2 本振配置模块设计 | 第35-38页 |
| 4.3 AD模块设计 | 第38-40页 |
| 4.4 时钟模块设计 | 第40-41页 |
| 4.5 数据采集模块设计 | 第41-43页 |
| 4.6 带通滤波设计 | 第43-45页 |
| 4.7 信号抗干扰设计 | 第45-49页 |
| 4.7.1 WIN1024模块 | 第46页 |
| 4.7.2 FFT_FILTER模块 | 第46-47页 |
| 4.7.3 JAM_REOVER模块 | 第47-49页 |
| 4.8 自动增益模块设计 | 第49页 |
| 4.9 信号捕获模块设计 | 第49-57页 |
| 4.9.1 GNSS信号捕获 | 第49-56页 |
| 4.9.2 BD2信号捕获模块 | 第56-57页 |
| 4.10 信号处理模块设计 | 第57-65页 |
| 4.10.1 GPSL1信号处理通道模块 | 第57-64页 |
| 4.10.2 GLONASS、BD2B1I、BD2B3I信号处理通道 | 第64-65页 |
| 4.11 本章总结 | 第65-67页 |
| 第5章 系统实现与软硬件功能测试 | 第67-87页 |
| 5.1 射频电路测试 | 第67-72页 |
| 5.1.1 本振测试 | 第67-68页 |
| 5.1.2 BD(B3)、GLONASS频点射频链路测试 | 第68-71页 |
| 5.1.3 GPS、BD(B1)频点射频链路测试 | 第71-72页 |
| 5.2 FPGA各模块软件功能测试 | 第72-86页 |
| 5.2.1 时钟模块测试 | 第72-73页 |
| 5.2.2 AD模块测试 | 第73-74页 |
| 5.2.3 数据采集模块测试 | 第74-75页 |
| 5.2.4 带通滤波模块测试 | 第75页 |
| 5.2.5 信号抗干扰模块测试 | 第75-76页 |
| 5.2.6 自动增益控制模块测试 | 第76页 |
| 5.2.7 信号捕获模块测试 | 第76-78页 |
| 5.2.8 信号处理模块测试 | 第78-86页 |
| 5.3 本章总结 | 第86-87页 |
| 第6章 结束语 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 致谢 | 第91页 |