| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第6-10页 |
| 1.1 课题研究背景 | 第6-7页 |
| 1.2 国内外研究和发展现状 | 第7-8页 |
| 1.3 本文研究内容及结构安排 | 第8-10页 |
| 第二章 有源相控阵雷达波控系统及运算单元 | 第10-23页 |
| 2.1 有源相控阵雷达波控系统概述 | 第10-18页 |
| 2.1.1 有源相控阵雷达波控系统 | 第10-12页 |
| 2.1.2 线性相控阵扫描 | 第12-15页 |
| 2.1.3 平面相控阵天线扫描 | 第15-18页 |
| 2.2 波控系统运算单元 | 第18-21页 |
| 2.3 波控码计算方案 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 MATLAB实现CORDIC算法及波控码计算 | 第23-32页 |
| 3.1 CORDIC概述 | 第23-24页 |
| 3.1.1 CORDIC简介 | 第23页 |
| 3.1.2 CORDIC算法几何模型 | 第23-24页 |
| 3.2 CORDIC的优化 | 第24-26页 |
| 3.3 MATLAB实现CORDIC算法 | 第26-28页 |
| 3.4 CORDIC算法仿真 | 第28-29页 |
| 3.5 波控码计算仿真 | 第29-31页 |
| 3.6 本章小结 | 第31-32页 |
| 第四章 CORDIC算法及波控码计算的硬件实现 | 第32-43页 |
| 4.1 CORDIC算法架构 | 第32-33页 |
| 4.2 Verilog实现CORDIC算法流水线设计 | 第33-37页 |
| 4.3 Verilog实现波控码计算 | 第37-39页 |
| 4.4 Modelsim功能仿真测试 | 第39-42页 |
| 4.5 本章小结 | 第42-43页 |
| 第五章 FPGA硬件验证 | 第43-48页 |
| 5.1 FPGA选型 | 第43页 |
| 5.2 板级验证 | 第43-46页 |
| 5.3 结果分析 | 第46-47页 |
| 5.4 本章小结 | 第47-48页 |
| 第六章 版图设计 | 第48-61页 |
| 6.1 时序分析 | 第48-51页 |
| 6.1.1 时序的概念 | 第48-49页 |
| 6.1.2 时序的优化 | 第49-51页 |
| 6.2 版图设计工具简介 | 第51-52页 |
| 6.3 芯片设计方式 | 第52页 |
| 6.4 版图设计需要考虑的问题 | 第52-54页 |
| 6.4.1 降低功耗 | 第53页 |
| 6.4.2 器件的匹配性 | 第53-54页 |
| 6.4.3 天线效应问题 | 第54页 |
| 6.5 版图的设计 | 第54-60页 |
| 6.6 本章小结 | 第60-61页 |
| 第七章 总结与展望 | 第61-62页 |
| 7.1 研究总结 | 第61页 |
| 7.2 工作展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 附录 | 第65页 |