| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题背景及研究目的和意义 | 第8-10页 |
| 1.2 基于 FPGA 的 FIR 滤波器研究现状分析 | 第10-11页 |
| 1.3 可重构 FIR 滤波器研究现状及分析 | 第11-13页 |
| 1.4 论文主要研究内容及章节安排 | 第13-15页 |
| 第2章 可重构 FIR 滤波器设计方案研究 | 第15-30页 |
| 2.1 可重构 FIR 滤波器功能及技术指标 | 第15页 |
| 2.2 研究思路 | 第15-16页 |
| 2.3 基于 FPGA 的可重构技术研究 | 第16-19页 |
| 2.3.1 FPGA 可重构策略 | 第16-18页 |
| 2.3.2 FPGA 的配置模式 | 第18-19页 |
| 2.4 Xilinx FPGA 动态可重构实现方法研究 | 第19-20页 |
| 2.5 FIR 滤波器硬件实现结构研究 | 第20-24页 |
| 2.5.1 串行乘累加结构 | 第20-21页 |
| 2.5.2 并行直接型结构 | 第21页 |
| 2.5.3 并行转置型结构 | 第21-22页 |
| 2.5.4 基于分布式算法的结构 | 第22-24页 |
| 2.6 可重构 FIR 滤波器方案设计 | 第24-29页 |
| 2.6.1 可重构功能实现方案设计 | 第24-25页 |
| 2.6.2 FIR 滤波运算功能实现方案设计 | 第25-29页 |
| 2.7 本章小结 | 第29-30页 |
| 第3章 可重构 FIR 滤波器的实现 | 第30-47页 |
| 3.1 硬件开发平台简介 | 第30-31页 |
| 3.2 可重构 FIR 滤波器逻辑设计 | 第31-37页 |
| 3.2.1 可重构 FIR 滤波器整体固件结构 | 第31-32页 |
| 3.2.2 FIR 运算逻辑设计 | 第32-35页 |
| 3.2.3 可重构滤波器其他功能逻辑设计 | 第35-37页 |
| 3.3 基于 SOPC 的可重构 FIR 滤波器设计 | 第37-46页 |
| 3.3.1 系统硬件平台的搭建 | 第38-42页 |
| 3.3.2 系统软件实现 | 第42-44页 |
| 3.3.3 生成动态局部重构配置文件 | 第44-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第4章 仿真、测试与实验 | 第47-60页 |
| 4.1 可重构 FIR 滤波器的功能仿真 | 第47-48页 |
| 4.2 可重构 FIR 滤波器的功能测试 | 第48-51页 |
| 4.2.1 可重构 FIR 滤波器功能描述 | 第48-49页 |
| 4.2.2 可重构 FIR 滤波器功能测试方案 | 第49-50页 |
| 4.2.3 可重构 FIR 滤波器功能测试结果 | 第50-51页 |
| 4.3 可重构 FIR 滤波器性能分析 | 第51-54页 |
| 4.3.1 工作频率与资源消耗 | 第51-53页 |
| 4.3.2 动态局部重构时间测试与分析 | 第53-54页 |
| 4.4 实验与分析 | 第54-59页 |
| 4.5 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-67页 |
| 致谢 | 第67页 |
