| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 论文的研究背景及意义 | 第10-11页 |
| 1.2 自适应技术的研究现状 | 第11-14页 |
| 1.3 论文的内容与结构 | 第14-16页 |
| 第2章 基带系统的设计目标与关键技术 | 第16-30页 |
| 2.1 基带系统设计目标 | 第16-18页 |
| 2.2 Turbo编解码 | 第18-20页 |
| 2.2.1 Turbo编码 | 第18-19页 |
| 2.2.2 Turbo解码 | 第19-20页 |
| 2.3 SC-FDE技术 | 第20-23页 |
| 2.4 AMC技术 | 第23-28页 |
| 2.4.1 AMC技术基本原理 | 第23-24页 |
| 2.4.2 工程应用中的AMC算法 | 第24-28页 |
| 2.4.2.1 EESM | 第26-27页 |
| 2.4.2.2 MI-ESM | 第27-28页 |
| 2.5 本章小结 | 第28-30页 |
| 第3章 基于AMC技术自组网基带系统仿真验证 | 第30-58页 |
| 3.1 系统协议栈及部分仿真参数 | 第30-33页 |
| 3.2 变速率Turbo编解码 | 第33-40页 |
| 3.2.1 子交织器 | 第35页 |
| 3.2.2 比特选择 | 第35-37页 |
| 3.2.3 变速率Turbo仿真结果 | 第37-40页 |
| 3.3 SC-FDE系统仿真 | 第40-46页 |
| 3.4 基于SC-FDE系统EESM算法仿真 | 第46-55页 |
| 3.4.1 系统AMC机制 | 第46-47页 |
| 3.4.2 系统参数确定 | 第47-49页 |
| 3.4.3 系统仿真结果 | 第49-55页 |
| 3.4.3.1 基于误码率性能的转换门限设置算法 | 第50-51页 |
| 3.4.3.2 基于吞吐率性能的转换门限设置算法 | 第51-52页 |
| 3.4.3.3 EESM算法仿真 | 第52-55页 |
| 3.5 本章小结 | 第55-58页 |
| 第4章 基带系统的FPGA实现 | 第58-78页 |
| 4.1 硬件总体框图 | 第58-60页 |
| 4.2 FPGA模块设计 | 第60-76页 |
| 4.2.1 自组网的总线结构 | 第60-62页 |
| 4.2.2 FPGA设计框图及具体模块实现 | 第62-76页 |
| 4.2.2.1 Channel Coder模块 | 第64-67页 |
| 4.2.2.2 Channel Decoder模块 | 第67-69页 |
| 4.2.2.3 bb_tx模块 | 第69-71页 |
| 4.2.2.4 Demapper与Memfiler模块 | 第71-73页 |
| 4.2.2.5 bb_rx模块 | 第73-75页 |
| 4.2.2.6 自适应算法模块 | 第75-76页 |
| 4.3 本章小结 | 第76-78页 |
| 第5章 总结与展望 | 第78-80页 |
| 5.1 论文所完成的工作 | 第78-79页 |
| 5.2 后期的工作展望 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 致谢 | 第82-84页 |
| 攻读硕士学位期间发表的论文及所做工作 | 第84页 |