| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章 绪论 | 第15-18页 |
| 1.1 处理器设计背景 | 第15-16页 |
| 1.2 H.264/AVC 应用背景 | 第16页 |
| 1.3 研究意义和主要工作 | 第16-17页 |
| 1.4 本文主要内容的组织和安排 | 第17-18页 |
| 第二章 传输触发体系和Move Framework | 第18-31页 |
| 2.1 传输触发体系 | 第18-22页 |
| 2.1.1 传输触发体系结构 | 第18-19页 |
| 2.1.2 TTA 的硬件特点 | 第19-21页 |
| 2.1.3 TTA 的软件特点 | 第21-22页 |
| 2.2 Move Framework | 第22-26页 |
| 2.2.1 Move 软件子系统 | 第22-23页 |
| 2.2.2 系统优化 | 第23-25页 |
| 2.2.3 Move 硬件子系统 | 第25-26页 |
| 2.3 TTA 的设计 | 第26-30页 |
| 2.3.1 TTA 的设计流程 | 第26-28页 |
| 2.3.2 专用处理单元设计 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 H.264 帧内预测算法 | 第31-39页 |
| 3.1 H.264 标准介绍 | 第31页 |
| 3.2 H.264 编解码 | 第31-32页 |
| 3.3 H.264 帧内预测算法 | 第32-36页 |
| 3.3.1 Intra 8x8 色度块的四种预测模式 | 第33-34页 |
| 3.3.2 Intra 8x8 亮度块的九种预测模式 | 第34-35页 |
| 3.3.3 H.264 帧内预测模式选择算法 | 第35-36页 |
| 3.4 H.264 的整数离散余弦算法 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 H.264 帧内预测算法在 TTA 下的实现 | 第39-52页 |
| 4.1 验证平台 | 第39-40页 |
| 4.2 C 模型的建立 | 第40-42页 |
| 4.2.1 帧内预测的处理器C 模型建立 | 第40-41页 |
| 4.2.2 带有功能单元的复合处理器C 模型 | 第41-42页 |
| 4.3 处理器设计流程 | 第42-45页 |
| 4.3.1 自底向上设计 | 第42-44页 |
| 4.3.2 自顶向下设计 | 第44-45页 |
| 4.4 TTA 的软件设计 | 第45-49页 |
| 4.4.1 顺序代码 | 第45-46页 |
| 4.4.2 系统体系架构 | 第46-48页 |
| 4.4.3 并行代码 | 第48页 |
| 4.4.4 系统优化 | 第48-49页 |
| 4.5 TTA 的硬件设计 | 第49-50页 |
| 4.6 加减法专用单元 | 第50-51页 |
| 4.7 本章小结 | 第51-52页 |
| 第五章 处理器性能评估 | 第52-65页 |
| 5.1 帧内预测处理器性能分析 | 第52-59页 |
| 5.1.1 性能参数 | 第52-54页 |
| 5.1.2 资源优化 | 第54-57页 |
| 5.1.3 互联优化 | 第57-59页 |
| 5.1.4 处理器性能对比 | 第59页 |
| 5.2 带有专用功能单元的复合处理器 | 第59-62页 |
| 5.3 与其他处理器比较 | 第62-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 结束语 | 第65-66页 |
| 6.1 主要工作与创新点 | 第65页 |
| 6.2 后续研究工作 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录 C模型 | 第69-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间已发表或录用的论文 | 第74页 |
