基于多核DSP的弹载SAR信号处理研究
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 雷达成像技术发展现状 | 第9-10页 |
| 1.2 雷达实时成像处理技术发展现状 | 第10-11页 |
| 1.3 本论文主要内容 | 第11-13页 |
| 第二章 聚束SAR成像算法原理 | 第13-20页 |
| 2.1 引言 | 第13页 |
| 2.2 聚束SAR原理 | 第13-18页 |
| 2.3 成像过程中的地面噪声及其抑制措施 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 弹载聚束SAR成像算法研究 | 第20-33页 |
| 3.1 引言 | 第20页 |
| 3.2 弹载聚束SAR原理 | 第20-23页 |
| 3.3 点目标仿真结果分析 | 第23-25页 |
| 3.4 高分辨成像误差分析 | 第25-32页 |
| 3.4.1 斜视SAR平动误差对成像的影响 | 第25-28页 |
| 3.4.2 斜视SAR转动误差对成像的影响 | 第28-31页 |
| 3.4.3 平台姿态变化对成像的影响分析 | 第31-32页 |
| 3.5 本章小结 | 第32-33页 |
| 第四章 弹载聚束SAR硬件设计 | 第33-56页 |
| 4.1 引言 | 第33页 |
| 4.2 高性能硬件系统框图 | 第33-34页 |
| 4.3 信号处理系统设计 | 第34-46页 |
| 4.3.1 AD模块设计 | 第34-36页 |
| 4.3.2 DSP模块设计 | 第36-38页 |
| 4.3.3 SP3-AN FPGA模块设计 | 第38-39页 |
| 4.3.4 Kintex7 FPGA模块设计 | 第39-41页 |
| 4.3.5 电源模块 | 第41-43页 |
| 4.3.6 时钟模块 | 第43-46页 |
| 4.4 高速数据传输接口 | 第46-56页 |
| 4.4.1 SRIO高速接口 | 第47-54页 |
| 4.4.2 千兆以太网接口 | 第54-56页 |
| 第五章 弹载聚束SAR实时成像算法实现 | 第56-71页 |
| 5.1 引言 | 第56-57页 |
| 5.2 FPGA处理 | 第57-63页 |
| 5.2.1 数字下变频在FPGA中的实现 | 第59-61页 |
| 5.2.2 距离脉压在FPGA中的实现 | 第61-63页 |
| 5.3 DSP处理 | 第63-70页 |
| 5.3.1 成像算法的多核映射 | 第64-67页 |
| 5.3.2 多核间通信 | 第67-69页 |
| 5.3.3 DSP实时性分析 | 第69-70页 |
| 5.4 上位机界面 | 第70-71页 |
| 第六章 弹载聚束SAR成像算法验证 | 第71-75页 |
| 6.1 点仿真 | 第71-73页 |
| 6.2 实测数据验证 | 第73-75页 |
| 第七章 总结 | 第75-77页 |
| 7.1 本文工作总结 | 第75页 |
| 7.2 工作展望 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |
