| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 概述 | 第9-12页 |
| 1.1.1 研究背景和研究意义 | 第9-10页 |
| 1.1.2 国内外研究现状 | 第10-11页 |
| 1.1.3 Viterbi译码 | 第11-12页 |
| 1.1.4 FPGA技术 | 第12页 |
| 1.2 本人的主要工作和成果 | 第12-13页 |
| 1.3 内容简介 | 第13-14页 |
| 第2章 网格编码调制 | 第14-28页 |
| 2.1 网格编码调制器结构 | 第14-16页 |
| 2.2 TCM的集分割原理 | 第16-18页 |
| 2.3 TCM码网格图的构造原则 | 第18-20页 |
| 2.4 编码增益 | 第20-23页 |
| 2.5 多维网格码 | 第23-24页 |
| 2.6 TCM编码的新方法 | 第24-27页 |
| 2.7 本章小结 | 第27-28页 |
| 第3章 网格编码调制的维特比译码 | 第28-43页 |
| 3.1 维特比译码相关基本概念 | 第28-31页 |
| 3.1.1 最大似然译码 | 第28-30页 |
| 3.1.2 硬判决译码和软判决译码 | 第30-31页 |
| 3.2 卷积码的维特比译码算法 | 第31-40页 |
| 3.2.1 Viterbi译码算法的基本原理 | 第31-32页 |
| 3.2.2 截短 Viterbi译码算法 | 第32-33页 |
| 3.2.3 Viterbi译码的基本步骤 | 第33-34页 |
| 3.2.4 寄存器交换法 | 第34-35页 |
| 3.2.5 回溯法 | 第35-36页 |
| 3.2.6 路径度量值归一化实现方法 | 第36-39页 |
| 3.2.7 译码输出 | 第39-40页 |
| 3.3 TCM的维特比译码 | 第40-41页 |
| 3.4 TCM的性能仿真 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第4章 TCM及其维特比译码的FPGA实现 | 第43-57页 |
| 4.1 数字逻辑电路设计的基本方法及流程 | 第43-49页 |
| 4.1.1 EDA技术的发展与应用简介 | 第43页 |
| 4.1.2 EDA技术的基本特征 | 第43-44页 |
| 4.1.3 硬件语言介绍 | 第44-46页 |
| 4.1.4 ASIC/CPLD/FPGA的简介 | 第46-47页 |
| 4.1.5 用 VHDL开发 FPGA的设计流程 | 第47-48页 |
| 4.1.6 本文的软件及硬件环境 | 第48-49页 |
| 4.2 TCM系统的 FPGA实现 | 第49-55页 |
| 4.2.1 信源的 FPGA实现 | 第49页 |
| 4.2.2 编码器的FPGA实现 | 第49-50页 |
| 4.2.3 噪声的 FPGA实现 | 第50页 |
| 4.2.4 TCM的 Viterbi译码的 FPGA实现 | 第50-55页 |
| 4.2.5 并串转换和同步的 FPGA实现 | 第55页 |
| 4.2.6 误码率计算的FPGA实现 | 第55页 |
| 4.3 仿真及综合结果 | 第55-56页 |
| 4.4 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第62-63页 |
| 致谢 | 第63-64页 |
| 附录A | 第64页 |