| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究的背景和意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.3 主要研究内容 | 第15-16页 |
| 1.4 本文的结构安排 | 第16-17页 |
| 第2章 HEVC 视频编码标准及相关技术概述 | 第17-27页 |
| 2.1 引言 | 第17-18页 |
| 2.2 HEVC 视频编码框架 | 第18-21页 |
| 2.3 HEVC 编码工具介绍 | 第21-24页 |
| 2.3.1 编码树单元 | 第21-22页 |
| 2.3.2 编码单元 | 第22-23页 |
| 2.3.3 预测单元 | 第23页 |
| 2.3.4 变换单元 | 第23-24页 |
| 2.4 HEVC 中预测技术 | 第24-26页 |
| 2.4.1 帧内预测 | 第24-25页 |
| 2.4.2 帧间预测 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 适用于 HEVC 的一维整数 DCT/IDCT 快速算法设计 | 第27-44页 |
| 3.1 引言 | 第27-28页 |
| 3.2 整数 DCT/IDCT 快速算法设计 | 第28-43页 |
| 3.2.1 4 点整数 DCT/IDCT 快速算法推导 | 第29-32页 |
| 3.2.2 8 点整数 DCT/IDCT 快速算法推导 | 第32-36页 |
| 3.2.3 16 点整数 DCT/IDCT 快速算法推导 | 第36-41页 |
| 3.2.4 N 点 1-D 整数 DCT/IDCT 快速算法 | 第41-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第4章 HEVC 中整数 DCT/IDCT 算法的实现 | 第44-55页 |
| 4.1 MATLAB 软件验证 | 第44-46页 |
| 4.2 基于快速算法的 VLSI 架构设计 | 第46-54页 |
| 4.2.1 4 点 1-D 整数 DCT/IDCT 架构设计 | 第48-50页 |
| 4.2.2 N 点 1-D 整数 DCT/IDCT 架构设计 | 第50-54页 |
| 4.3 本章小结 | 第54-55页 |
| 第5章 硬件设计的验证与结果分析 | 第55-64页 |
| 5.1 验证平台的搭建 | 第55-56页 |
| 5.2 硬件架构的功能级验证 | 第56-58页 |
| 5.3 硬件架构的时序验证与后端仿真 | 第58-60页 |
| 5.4 结果分析 | 第60-63页 |
| 5.5 本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间所发表的学术论文 | 第70-71页 |
| 致谢 | 第71页 |
