| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 MIMO技术的应用背景 | 第8-10页 |
| 1.2 空时分组码技术的发展 | 第10-12页 |
| 1.3 主要工作与内容 | 第12-13页 |
| 2 空时分组码理论基础 | 第13-22页 |
| 2.1 经典空时分组码 | 第13-19页 |
| 2.2 分集与合并技术 | 第19-20页 |
| 2.3 空间复用增益与空间分集增益 | 第20-22页 |
| 3 一种基于OSTBC的多用户MIMO系统差分解码算法 | 第22-47页 |
| 3.1 多用户MIMO系统的差分编码 | 第22-24页 |
| 3.1.1 系统模型 | 第22-23页 |
| 3.1.2 差分编码 | 第23-24页 |
| 3.2 多用户MIMO系统的部分差分解码算法 | 第24-26页 |
| 3.3 多用户MIMO系统的完全差分解码算法 | 第26-33页 |
| 3.3.1 算法设计 | 第26-30页 |
| 3.3.2 特殊情况的讨论 | 第30-31页 |
| 3.3.3 旋转预编码优化 | 第31-32页 |
| 3.3.4 多接收天线解码 | 第32-33页 |
| 3.4 多发射分组联合解码优化算法 | 第33-40页 |
| 3.4.1 最简解码算法 | 第33-34页 |
| 3.4.2 多发射分组累加联合解码算法 | 第34-38页 |
| 3.4.3 带延迟的多发射分组累加联合解码算法 | 第38-40页 |
| 3.5 算法仿真及计算复杂度分析 | 第40-47页 |
| 3.5.1 基本算法的仿真和分析 | 第40-43页 |
| 3.5.2 多接收天线时的算法仿真 | 第43-44页 |
| 3.5.3 优化算法的仿真和分析 | 第44-47页 |
| 4 MIMO系统编解码算法的硬件平台设计 | 第47-60页 |
| 4.1 基于DSP和FPGA的硬件测试平台设计 | 第47-51页 |
| 4.1.1 硬件测试平台简介 | 第47-49页 |
| 4.1.2 硬件测试平台的设计 | 第49-51页 |
| 4.1.3 硬件测试平台基本工作原理 | 第51页 |
| 4.2 软件设计及性能评估 | 第51-60页 |
| 4.2.1 DSP算法的定点化 | 第51-53页 |
| 4.2.2 驱动程序设计 | 第53-57页 |
| 4.2.3 编解码算法的程序设计及性能评估 | 第57-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表学术论文情况 | 第64-65页 |
| 致谢 | 第65-66页 |