基于FPGA的LVDS视频信号转换系统设计实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景 | 第9-10页 |
| ·发展现状 | 第10-11页 |
| ·课题的提出 | 第11-13页 |
| ·本文研究内容及章节安排 | 第13-14页 |
| 第二章 LVDS 技术 | 第14-19页 |
| ·LVDS 概念 | 第14页 |
| ·LVDS 信号传输组成 | 第14-15页 |
| ·LVDS 信号电平特性 | 第15-16页 |
| ·LVDS 技术特点 | 第16-17页 |
| ·LVDS 应用典型结构 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 系统设计 | 第19-28页 |
| ·LVDS 接口线序转换设计 | 第19-25页 |
| ·LVDS 标准格式 | 第19-20页 |
| ·LVDS 发送芯片的输入与输出信号 | 第20-22页 |
| ·LVDS 发送芯片的输入信号 | 第20-21页 |
| ·LVDS 发送芯片的输出信号 | 第21-22页 |
| ·LVDS 接口类型 | 第22页 |
| ·LVDS 接口线序转换板 | 第22-25页 |
| ·系统设计 | 第25-26页 |
| ·系统结构设计 | 第25页 |
| ·系统功能设计 | 第25-26页 |
| ·FPGA 芯片选型 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第四章 视频信号采集与处理 | 第28-46页 |
| ·LVDS 视频信号时序 | 第28-30页 |
| ·片内时钟设计 | 第30-35页 |
| ·DCM 模块 | 第31-32页 |
| ·PLL 模块 | 第32-35页 |
| ·时针7 倍频VHDL 语言实现 | 第35页 |
| ·数据采集与处理 | 第35-42页 |
| ·ISERDES 的结构与工作原理 | 第35-37页 |
| ·ISERDES 串并转换设计 | 第37-38页 |
| ·串并转换VHDL 语言实现 | 第38-42页 |
| ·分辨率变换 | 第42-45页 |
| ·分辨率变换算法 | 第42-43页 |
| ·分辨率变换实现 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第五章 输出与实现 | 第46-49页 |
| ·输出显示 | 第46页 |
| ·验证步骤 | 第46-48页 |
| ·实验结果 | 第48-49页 |
| 总结 | 第49-50页 |
| 参考文献 | 第50-53页 |
| 攻读硕士学位期间取得的研究成果 | 第53-54页 |
| 致谢 | 第54-55页 |
| 附件 | 第55页 |
