采用改进型Fibonacci序列DAC设计技术研究
| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文背景 | 第9-10页 |
| 1.2 DAC的发展现状与趋势 | 第10-11页 |
| 1.3 DAC的研究意义 | 第11-12页 |
| 1.4 论文的主要内容与章节安排 | 第12-13页 |
| 第二章DAC工作原理 | 第13-27页 |
| 2.1 DAC工作原理 | 第13-14页 |
| 2.2 DAC特性参数 | 第14-18页 |
| 2.2.1 静态性能参数 | 第15-16页 |
| 2.2.2 动态性能参数 | 第16-18页 |
| 2.3 DAC结构 | 第18-26页 |
| 2.3.1 电压定标型DAC | 第19-20页 |
| 2.3.2 电荷定标型DAC | 第20-21页 |
| 2.3.3 电流定标型DAC | 第21-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 编码式DAC电路设计技术 | 第27-37页 |
| 3.1 6位二进制码DAC | 第27-28页 |
| 3.2 6位温度计码DAC | 第28-29页 |
| 3.3 6位Fibonacci码DAC | 第29-32页 |
| 3.4 6位改进型Fibonacci码DAC | 第32-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 DAC的系统架构与模块设计 | 第37-54页 |
| 4.1 DAC的系统架构 | 第37-40页 |
| 4.1.1 DAC的整体框架 | 第37-39页 |
| 4.1.2 分段比例的确定 | 第39-40页 |
| 4.2 模拟部分的设计 | 第40-48页 |
| 4.2.1 单位电流源 | 第40-44页 |
| 4.2.2 差分开关 | 第44-47页 |
| 4.2.3 偏置电路 | 第47-48页 |
| 4.3 数字部分的设计 | 第48-53页 |
| 4.3.1 译码器 | 第48-50页 |
| 4.3.2 选择器 | 第50页 |
| 4.3.3 锁存器 | 第50-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 电路级设计与仿真 | 第54-61页 |
| 5.1 DAC基本功能验证 | 第54-56页 |
| 5.1.1 仿真电路 | 第54-55页 |
| 5.1.2 斜波失真 | 第55-56页 |
| 5.2 静态参数仿真 | 第56-57页 |
| 5.2.1 INL和DNL仿真 | 第56-57页 |
| 5.2.2 失调误差与增益误差仿真 | 第57页 |
| 5.3 动态参数仿真 | 第57-60页 |
| 5.3.1 建立时间与转换延迟时间仿真 | 第57-59页 |
| 5.3.2 无杂散动态范围仿真 | 第59-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第六章 版图级电路设计与仿真 | 第61-71页 |
| 6.1 DAC的版图设计 | 第61-67页 |
| 6.1.1 电流源阵列版图设计 | 第62-63页 |
| 6.1.2 开关的版图设计 | 第63-64页 |
| 6.1.3 选择器的版图设计 | 第64-65页 |
| 6.1.4 译码器的版图设计 | 第65-66页 |
| 6.1.5 锁存器的版图设计 | 第66页 |
| 6.1.6 版图小结 | 第66-67页 |
| 6.2 版图后仿 | 第67-69页 |
| 6.3 本章小结 | 第69-71页 |
| 第七章 总结 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
