摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第10-14页 |
1.1 研究背景与意义 | 第10-11页 |
1.2 国内外研究现状及应用 | 第11-12页 |
1.3 本文主要工作和组织结构 | 第12-14页 |
第二章 仿真系统的方法研究与整体设计 | 第14-22页 |
2.1 仿真系统概述 | 第14-15页 |
2.2 仿真系统的方法设计 | 第15-19页 |
2.2.1 线路保护功能中相关智能设备间通信关联关系模型的建立 | 第15-16页 |
2.2.2 变压器保护功能中相关智能设备间通信关联关系模型的建立 | 第16-17页 |
2.2.3 母联保护功能中相关智能设备间通信关联关系模型的建立 | 第17-18页 |
2.2.4 母线保护功能中相关智能设备间通信关联关系模型的建立 | 第18-19页 |
2.3 仿真系统硬件平台整体设计 | 第19-21页 |
2.4 本章小结 | 第21-22页 |
第三章 IEC61850通信协议的实现 | 第22-41页 |
3.1 二次设备保护功能通信关联关系模型的实例化 | 第22-28页 |
3.1.1 线路保护B相跳闸的功能关系实例化 | 第22-24页 |
3.1.2 主变保护三相跳闸的功能关系实例化 | 第24-26页 |
3.1.3 母联保护三相跳闸的功能关系实例化 | 第26-27页 |
3.1.4 母线保护三相跳闸的功能关系实例化 | 第27-28页 |
3.2 IEC61850通信的网络报文传送实现 | 第28-38页 |
3.2.1 GOOSE报文的传送逻辑实现 | 第29-33页 |
3.2.1.1 GOOSE报文编码生成模块 | 第29-32页 |
3.2.1.2 报文传送控制模块 | 第32-33页 |
3.2.2 SV报文传送逻辑实现 | 第33-36页 |
3.2.3 CRC校验码设计 | 第36-38页 |
3.3 GOOSE与SV报文的解码实现 | 第38-40页 |
3.4 本章小结 | 第40-41页 |
第四章 系统通信接口方法的设计与实现 | 第41-66页 |
4.1 网络报文收发通信接口设计 | 第41-45页 |
4.1.1 RGMII接口概述 | 第41-42页 |
4.1.2 RGMII源同步接口设计与的时序约束 | 第42-45页 |
4.2 DDR2数据缓存模块设计 | 第45-51页 |
4.2.1 DDR2 SDRAM的选型 | 第45页 |
4.2.2 DDR2的读写操作原理 | 第45-46页 |
4.2.3 DDR2控制器的设计 | 第46-51页 |
4.2.3.1 时钟与复位产生控制模块 | 第47-48页 |
4.2.3.2 主状态机控制模块 | 第48-49页 |
4.2.3.3 命令生成控制模块 | 第49-50页 |
4.2.3.4 FIFO接口数据缓存模块 | 第50-51页 |
4.3 数据传输链路接口模块设计 | 第51-62页 |
4.3.1 PCIE的工作原理 | 第51-54页 |
4.3.1.1 PCIE的总线架构 | 第52页 |
4.3.1.2 PCIE总线分层结构 | 第52-53页 |
4.3.1.3 PCIE总线事务层路由与格式 | 第53-54页 |
4.3.2 PCIE控制器实现 | 第54-60页 |
4.3.2.1 物理层PHY接口设计 | 第54-55页 |
4.3.2.2 PCIE应用层控制器实现 | 第55-60页 |
4.3.3 PCIE的DMA驱动设计 | 第60-62页 |
4.4 数据传输方法的优化设计 | 第62-65页 |
4.4.1 网络报文传输的加速设计方法 | 第62-63页 |
4.4.2 数据缓存接口的优化处理 | 第63-65页 |
4.5 本章小结 | 第65-66页 |
第五章 装置性能与系统功能测试 | 第66-74页 |
5.1 装置性能测试 | 第66-69页 |
5.1.1 报文收发性能测试 | 第66页 |
5.1.2 DDR2 SDRAM的读写性能测试 | 第66-68页 |
5.1.3 PCIE数据传输性能测试 | 第68-69页 |
5.2 装置功能测试 | 第69-73页 |
5.3 本章小结 | 第73-74页 |
第六章 总结与展望 | 第74-76页 |
6.1 总结 | 第74-75页 |
6.2 工作展望 | 第75-76页 |
致谢 | 第76-77页 |
参考文献 | 第77-81页 |
攻读硕士学位期间取得的成果 | 第81页 |