| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 选题背景以及研究意义 | 第15-16页 |
| 1.2 国内外现状 | 第16-17页 |
| 1.3 主要研究内容 | 第17-18页 |
| 1.4 论文结构 | 第18-19页 |
| 第二章 相关理论与技术 | 第19-29页 |
| 2.1 存储器相关技术介绍 | 第19-24页 |
| 2.1.1 易失性存储器相关技术介绍 | 第19-20页 |
| 2.1.2 非易失性存储器相关技术介绍 | 第20-23页 |
| 2.1.3 各种存储技术情况对比 | 第23-24页 |
| 2.2 相关评估软件介绍 | 第24-25页 |
| 2.2.1 Cadence简介 | 第24页 |
| 2.2.2 NVSim简介 | 第24-25页 |
| 2.2.3 CACTI简介 | 第25页 |
| 2.2.4 Simplescalar简介 | 第25页 |
| 2.3 计算体系运行程序主要流程 | 第25-27页 |
| 2.3.1 计算机执行指令的过程 | 第26页 |
| 2.3.2 缓存的工作原理 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 方案的架构分析与设计 | 第29-37页 |
| 3.1 缓存对计算体系的影响 | 第29-30页 |
| 3.2 评估方案的实验设计 | 第30-36页 |
| 3.2.1 PMA STT-RAM缓存参数评估 | 第31-33页 |
| 3.2.2 量化评估计算体系执行效率和能耗 | 第33-35页 |
| 3.2.3 评估方案的实现流程 | 第35-36页 |
| 3.3 本章小结 | 第36-37页 |
| 第四章 评估方案的设计与实现 | 第37-73页 |
| 4.1 PMA STT-RAM存储单元仿真 | 第37-46页 |
| 4.1.1 PMA STT-RAM单个存储单元工作原理的介绍 | 第37-39页 |
| 4.1.2 PMA MTJ器件建模 | 第39-41页 |
| 4.1.3 1T-1MTJ存储单元的读写仿真 | 第41-46页 |
| 4.2 PMA STT-RAM缓存阵列仿真 | 第46-61页 |
| 4.2.1 NVSim框架分析 | 第47-51页 |
| 4.2.2 NVSim架构的修改和完善 | 第51-56页 |
| 4.2.3 PMA STT-RAM阵列评估结果 | 第56-61页 |
| 4.3 PMA STT-RAM计算体系评估设计 | 第61-71页 |
| 4.3.1 PMA STT-RAM计算体系的评估过程 | 第62页 |
| 4.3.2 Simplescalar的架构分析与优化 | 第62-67页 |
| 4.3.3 PMA STT-RAM计算体系的实验设置和结果展示 | 第67-71页 |
| 4.4 实验结果分析 | 第71-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
