| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第12-26页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 图像声纳发展现状及对声纳信号处理发展的影响 | 第13-18页 |
| 1.2.1 二维宽带图像声纳Seabat7128、Seabat8128 | 第13-15页 |
| 1.2.2 相控阵三维图像声纳 | 第15-16页 |
| 1.2.3 宽带合成孔径声纳HISAS 1030 | 第16-18页 |
| 1.3 图像声纳信号处理平台发展综述 | 第18-22页 |
| 1.3.1 小规模专用数字电路阶段 | 第18页 |
| 1.3.2 DSP独立/阵列处理阶段 | 第18-20页 |
| 1.3.3 大规模可编程逻辑阵列(FPGA)阶段 | 第20-21页 |
| 1.3.4 嵌入式计算/SOPC阶段 | 第21-22页 |
| 1.4 宽带图像声纳信号处理相关技术综述 | 第22-25页 |
| 1.4.1 距离高分辨算法 | 第22-23页 |
| 1.4.2 时间高分辨算法 | 第23-24页 |
| 1.4.3 高速浮点运算技术 | 第24-25页 |
| 1.5 论文研究内容 | 第25-26页 |
| 第2章 基于SOPC的浮点多通道脉冲压缩技术研究 | 第26-49页 |
| 2.1 引言 | 第26页 |
| 2.2 脉冲压缩原理及传统实现结构 | 第26-32页 |
| 2.2.1 脉冲压缩及旁瓣抑制原理 | 第26-30页 |
| 2.2.2 传统时域脉冲压缩结构 | 第30-31页 |
| 2.2.3 传统频域脉冲压缩结构 | 第31-32页 |
| 2.3 基于SOPC的多通道浮点脉冲压缩系统 | 第32-48页 |
| 2.3.1 适于多通道信号处理的SOPC架构 | 第33-35页 |
| 2.3.2 多通道浮点脉冲压缩系统总体结构 | 第35-36页 |
| 2.3.3 数据传输与总线化数据接口 | 第36-41页 |
| 2.3.4 浮点滑动相关处理器 | 第41-43页 |
| 2.3.5 测试结果及分析 | 第43-48页 |
| 2.4 本章小结 | 第48-49页 |
| 第3章 基于二阶锥规划的浮点分数时延滤波器研究 | 第49-71页 |
| 3.1 引言 | 第49页 |
| 3.2 理想分数时延滤波器 | 第49-50页 |
| 3.3 分数时延滤波器系数设计算法 | 第50-56页 |
| 3.3.1 免离散加权最小方差法(DF-WLS) | 第50-53页 |
| 3.3.2 二阶锥规划法 | 第53-56页 |
| 3.4 定点结构的分数时延滤波器 | 第56-60页 |
| 3.4.1 Farrow结构原理 | 第56-58页 |
| 3.4.2 Farrow结构滤波器字长与动态范围 | 第58-59页 |
| 3.4.3 Farrow滤波器资源占用分析 | 第59-60页 |
| 3.5 分布式浮点分数时延滤波器 | 第60-69页 |
| 3.5.1 浮点分布式时延滤波器结构 | 第60-61页 |
| 3.5.2 分布式计算原理 | 第61-63页 |
| 3.5.3 分布式计算的时间优化与空间优化 | 第63-64页 |
| 3.5.4 浮点分布式滤波器 | 第64-66页 |
| 3.5.5 浮点时延滤波器性能分析 | 第66-69页 |
| 3.6 本章小结 | 第69-71页 |
| 第4章 并行多通道浮点波束形成器研究 | 第71-93页 |
| 4.1 引言 | 第71页 |
| 4.2 宽带浮点波束形成器总体结构 | 第71-74页 |
| 4.2.1 传统宽带时延波束形成结构 | 第71-72页 |
| 4.2.2 FPGA阵列式时延波束形成结构 | 第72-73页 |
| 4.2.3 并行多通道浮点波束形成器总体结构 | 第73-74页 |
| 4.3 关键浮点运算单元 | 第74-86页 |
| 4.3.1 Booth编码器 | 第74-76页 |
| 4.3.2 定点压缩器及Wallace树 | 第76-78页 |
| 4.3.3 并行前缀加法树 | 第78-80页 |
| 4.3.4 浮点压缩器 | 第80-81页 |
| 4.3.5 分布式浮点累加器 | 第81-86页 |
| 4.4 并行多通道浮点波束形成器结构分析 | 第86-92页 |
| 4.4.1 累加器位置对于波束形成结构的影响 | 第86-88页 |
| 4.4.2 双路径浮点波束形成 | 第88-90页 |
| 4.4.3 性能分析 | 第90-92页 |
| 4.5 本章小结 | 第92-93页 |
| 第5章 宽带图像声纳浮点信号处理系统验证 | 第93-116页 |
| 5.1 引言 | 第93页 |
| 5.2 宽带图像声纳浮点信号处理系统结构 | 第93-94页 |
| 5.3 扇形地址产生器 | 第94-102页 |
| 5.3.1 扇形地址计算 | 第95-97页 |
| 5.3.2 浮点扇形地址运算 | 第97-98页 |
| 5.3.3 定点扇形地址运算 | 第98-102页 |
| 5.4 多通道数据缓冲区 | 第102-106页 |
| 5.4.1 单行缓存 | 第102页 |
| 5.4.2 单像素缓存 | 第102-104页 |
| 5.4.3 区域缓存 | 第104-106页 |
| 5.5 浮点信号处理系统测试与水池实验结果 | 第106-113页 |
| 5.5.1 系统测试 | 第106-109页 |
| 5.5.2 水池实验 | 第109-113页 |
| 5.6 本节小结 | 第113-116页 |
| 结论 | 第116-118页 |
| 参考文献 | 第118-126页 |
| 攻读博士学位期间发表的论文和取得的科研成果 | 第126-127页 |
| 致谢 | 第127页 |