高速跳频源技术研究
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 频率合成技术概述 | 第10页 |
| 1.2 基本的频率合成方式 | 第10-15页 |
| 1.2.1 直接模拟频率合成 | 第10-11页 |
| 1.2.2 锁相环频率合成 | 第11-13页 |
| 1.2.3 直接数字频率合成 | 第13-15页 |
| 1.3 国内外研究动态 | 第15-17页 |
| 1.4 论文主要研究内容 | 第17-18页 |
| 第二章 系统方案设计和论证 | 第18-42页 |
| 2.1 频率综合器的评价指标体系 | 第18-28页 |
| 2.1.1 频率范围和最小频率步进 | 第18-19页 |
| 2.1.2 频率准确度 | 第19页 |
| 2.1.3 谐波和杂散 | 第19-21页 |
| 2.1.4 相位噪声和时序抖动 | 第21-24页 |
| 2.1.4.1 相位噪声 | 第21-24页 |
| 2.1.4.2 时序抖动 | 第24页 |
| 2.1.5 频率转换时间 | 第24-27页 |
| 2.1.6 输出功率 | 第27-28页 |
| 2.1.7 本课题系统指标要求 | 第28页 |
| 2.2 几种混合式频率合成方案的分析 | 第28-31页 |
| 2.2.1 DDS直接激励PLL方式 | 第29页 |
| 2.2.2 DDS与PLL环内混频方式 | 第29-30页 |
| 2.2.3 DDS与PLL环外混频方式 | 第30-31页 |
| 2.3 系统方案设计与频率规划 | 第31-38页 |
| 2.3.1 DDS参考时钟的选择 | 第31-35页 |
| 2.3.2 频率规划 | 第35-38页 |
| 2.4 方案可行性评估 | 第38-41页 |
| 2.4.1 相位噪声指标估算 | 第38-40页 |
| 2.4.2 杂散指标估算 | 第40页 |
| 2.4.3 跳频时间估算 | 第40-41页 |
| 2.5 本章小结 | 第41-42页 |
| 第三章 硬件电路研制 | 第42-70页 |
| 3.1 参考功分模块的研制 | 第43-46页 |
| 3.2 本振电路模块的研制 | 第46-58页 |
| 3.2.1 本振电路测试板研制 | 第46-53页 |
| 3.2.1.1 锁相环电路设计 | 第46-50页 |
| 3.2.1.2 控制电路设计 | 第50-51页 |
| 3.2.1.3 本振电路测试板电路调试 | 第51-53页 |
| 3.2.2 本振电路模块的改进 | 第53-58页 |
| 3.2.2.1 电源电路的改进 | 第53-54页 |
| 3.2.2.2 电路结构的改进 | 第54-58页 |
| 3.3 DDS电路模块的研制 | 第58-67页 |
| 3.3.1 DDS电路的设计 | 第58-64页 |
| 3.3.2 DDS模块的调试 | 第64-67页 |
| 3.4 混频电路模块的研制 | 第67-69页 |
| 3.5 本章小结 | 第69-70页 |
| 第四章 软件编写 | 第70-76页 |
| 4.1 通信方式简介 | 第70-71页 |
| 4.2 LMX2592的软件设计 | 第71-72页 |
| 4.3 AD9910的软件设计 | 第72-75页 |
| 4.4 本章小结 | 第75-76页 |
| 第五章 跳频源指标测试与分析 | 第76-81页 |
| 5.1 相位噪声测试结果与分析 | 第76-78页 |
| 5.2 杂散测试结果与分析 | 第78-79页 |
| 5.3 跳频时间测试 | 第79-80页 |
| 5.4 本章小结 | 第80-81页 |
| 第六章 结论 | 第81-82页 |
| 6.1 总结 | 第81页 |
| 6.2 进一步的研究展望 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
