| 中文摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题背景与研究意义 | 第9页 |
| ·国内外同类课题研究现状及发展趋势 | 第9-11页 |
| ·本文主要研究内容 | 第11-12页 |
| ·本文的结构安排 | 第12-14页 |
| 第2章 SOPC 技术简介 | 第14-32页 |
| ·Altera 的SOPC 技术 | 第14-16页 |
| ·Avalon 互联架构 | 第16-22页 |
| ·Avalon 总线基本概念 | 第17-18页 |
| ·Avalon-MM 结构 | 第18-22页 |
| ·Nios II 软核处理器 | 第22-25页 |
| ·Nios II 软核处理器概述 | 第22-24页 |
| ·Nios II 软核处理器的硬件结构 | 第24-25页 |
| ·SOPC 开发流程 | 第25-31页 |
| ·开发环境介绍 | 第25-27页 |
| ·加密卡系统分析 | 第27-29页 |
| ·SOPC 开发流程细节 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 加密卡的硬件系统的搭建 | 第32-56页 |
| ·加密卡系统SOPC Builder 开发 | 第32-34页 |
| ·Nios II Core 设置 | 第34-35页 |
| ·加入FLASH | 第35-38页 |
| ·加入Flash 的Tristate Bridge | 第35-36页 |
| ·CFI Flash 控制器核 | 第36页 |
| ·CFI 控制器核配置 | 第36-38页 |
| ·EPCS 设备控制器 | 第38-39页 |
| ·EPCS 控制器核 | 第38-39页 |
| ·EPCS 控制器核配置选项 | 第39页 |
| ·PIO 控制器核 | 第39-40页 |
| ·定制DM9000 接口 | 第40-42页 |
| ·UART 核 | 第42-44页 |
| ·UART 核综述 | 第42-43页 |
| ·UART 核配置选项 | 第43-44页 |
| ·JTAG UART 核 | 第44-46页 |
| ·JTAG UART 核综述 | 第44-45页 |
| ·JTAG UART 核配置选项 | 第45-46页 |
| ·PCI Compiler 核 | 第46-47页 |
| ·系统ID 核 | 第47-48页 |
| ·系统ID 核综述 | 第47页 |
| ·ID 核配置 | 第47-48页 |
| ·PLL 核 | 第48-51页 |
| ·PLL 核综述 | 第48-49页 |
| ·PLL 控制器核配置选项 | 第49-50页 |
| ·PLL 寄存器描述 | 第50-51页 |
| ·SDRAM 控制器 | 第51-53页 |
| ·加密模块的实现 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第4章 高速网络数据加密卡电路设计 | 第56-69页 |
| ·高速网络数据加密卡功能要求 | 第56-57页 |
| ·硬件系统总体设计 | 第57-58页 |
| ·加密卡系统电路分析 | 第58-62页 |
| ·Cyclone III 器件系列简介 | 第58页 |
| ·FPGA 管脚的设计 | 第58-62页 |
| ·高速SDRAM 存储器接口电路设计 | 第62页 |
| ·Flash 存储器接口电路设计 | 第62-63页 |
| ·网络控制器DM9000 接口电路设计 | 第63-64页 |
| ·PCI 接口电路的设计 | 第64-67页 |
| ·电平转换电路 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第5章 工程的编译和下载 | 第69-78页 |
| ·集成Nios II 系统到Quartus II 工程 | 第69-73页 |
| ·创建顶层模块 | 第70页 |
| ·添加Nios II 系统模块到Quartus II 顶层模块 | 第70页 |
| ·添加引脚和其它逻辑单元 | 第70-71页 |
| ·命名引脚及引脚连接 | 第71页 |
| ·选择器件及分配FPGA 引脚 | 第71-72页 |
| ·器件和引脚的其他设置 | 第72-73页 |
| ·Quartus II 工程编译 | 第73-76页 |
| ·创建编译器设置 | 第73-74页 |
| ·系统测试 | 第74-76页 |
| ·本章小结 | 第76-78页 |
| 结论 | 第78-79页 |
| 参考文献 | 第79-84页 |
| 附录 | 第84-98页 |
| 致谢 | 第98-99页 |
| 作者在校期间研究成果 | 第99页 |
